利用扰动处理SAR-ADC量化误差校正的方法和系统技术方案

本发明专利技术提出了利用扰动处理SAR

【技术实现步骤摘要】
个正校正码代表更高模拟输入的数字信号个数，M0个负校正码代表更低模拟输入的数字信号个数；
[0011]根据M1和M0计算最低位数字信号的校正电压，计算公式为：
[0012][0013]V
C
为最低位的校正电压，V
LSB
为最低位的分辨率电压。
[0014]进一步限定，所述步骤3)中扰动注入周期包括控制扰动注入大小的扰动幅值控制逻辑和控制随机在SAR
‑
ADC主电容阵列的正相和/或SAR
‑
ADC主电容阵列的负相注入逻辑的扰动极性控制逻辑；
[0015]扰动幅值控制逻辑包括第一PRBS发生器、第二PRBS发生器，移位寄存器A、移位寄存器B、译码器A和译码器B；第一PRBS发生器通过移位寄存器A与译码器A连接，译码器A与辅助DAC电容阵列的正相连接，第一PRBS发生器产生的伪随机码存储在移位寄存器A中并不断更新，移位寄存器A中的伪随机码通过译码器A控制辅助DAC电容阵列的正向对应的开关S1、开关S2、开关S3以及开关S4的状态；第二PRBS发生器通过移位寄存器B与译码器B连接，译码器B与辅助DAC电容阵列的负相连接，第二PRBS发生器产生的伪随机码存储在移位寄存器B中并不断更新，移位寄存器B中的伪随机码通过译码器B控制辅助DAC电容阵列的负相对应的开关S1、开关S2、开关S3以及开关S4的状态；其中，第一PRBS发生器的级数为x
n
；第二PRBS发生器的级数为x
p
；
[0016]扰动极性控制逻辑包括第三PRBS发生器和移位寄存器C，第三PRBS发生器的级数为x
o
，第三PRBS发生器产生的伪随机码存储在移位寄存器C中并不断更新，移位寄存器C内的伪随机码通过控制译码器A的工作状态和译码器B的工作状态进而控制SAR
‑
ADC主电容阵列的正相和/或SAR
‑
ADC主电容阵列的负相是否注入扰动。
[0017]进一步限定，所述扰动周期T
D
＝M
×
T0，其中，M为最低位数字信号重新量化的次数，T0为SAR
‑
ADC主电容阵列进行一位量化所需要的时间。
[0018]进一步限定，所述步骤1)具体为：
[0019]将SAR
‑
ADC主电容阵列的正相电容上级板和SAR
‑
ADC主电容阵列的负相电容上级板均与共模电平V
cm
连接，SAR
‑
ADC主电容阵列的正相电容下级板和SAR
‑
ADC主电容阵列的负相电容下级板分别与差分模拟信号V
p
的采集端口和差分模拟信号V
n
的采集端口连接，进行差分模拟信号V
p
和V
n
的采样；辅助DAC电容阵列的上极板和辅助DAC电容阵列的下极板均与共模电平V
cm
连接。
[0020]进一步限定，所述步骤2)具体为：
[0021]在量化前，将SAR
‑
ADC主电容阵列的正相电容上级板和SAR
‑
ADC主电容阵列的负相电容上级板均与共模电平V
cm
断开，将SAR
‑
ADC主电容阵列的正相电容下级板与参考地电压V
GND
连接，将SAR
‑
ADC主电容阵列的负相电容下级板与参考电压V
ref
连接；
[0022]在量化时，将SAR
‑
ADC主电容阵列正相的最高位电容下级板切换至V
ref
，同时将SAR
‑
ADC主电容阵列负相的最高位电容下级板切换至参考地电压V
GND
，比较器对正相电压和负相电压进行比较后决定正相电容和负相电容的最高位状态，完成最高位电容的量化；保持最高位电容为最高位量化结果不变，将SAR
‑
ADC主电容阵列正相的次高位电容下级板切换至V
ref
，同时将SAR
‑
ADC主电容阵列负相的次高位电容下级板切换至参考地电压V
GND
，比较
器对正相电压和负相电压进行比较后决定正相电容和负相电容的次高位状态，完成次高位电容的量化；依此类推，直至完成差分模拟信号V
p
和V
n
所有位的量化；在量化过程中，辅助DAC电容阵列的下极板连接参考地电压V
GND
。
[0023]进一步限定，所述利用扰动处理SAR
‑
ADC量化误差校正的方法还包括：
[0024]在量化后，将SAR
‑
ADC主电容阵列正相的每一位电容下级板的状态表示为B
pi
，将SAR
‑
ADC主电容阵列负相的每一位电容下级板的状态表示为B
ni
，i表示位数，p表示SAR
‑
ADC主电容阵列的正相，n表示SAR
‑
ADC主电容阵列的负相，B
pi
为“1”表示SAR
‑
ADC主电容阵列正相的电容下级板与参考电压V
ref
连接，B
ni
为“1”表示SAR
‑
ADC主电容阵列负相的电容下级板与参考电压V
ref
连接，B
pi
为“0”表示SAR
‑
ADC主电容阵列正相的电容下级板与参考地电压V
GND
连接，B
ni
为“0”表示SAR
‑
ADC主电容阵列负相的电容下级板与参考地电压V
GND
连接，则差分模拟信号V
p
和V
n
量化得到的N位数字信号代表的差值电压V
pq
‑
V
nq
为：
[0025]其中，i＝1，2，3...N，N为整数；V
pq
为V
p
量化后得到的模拟电压值；V
nq
为V
n
量化后得到的模拟电压值；
[0026]量化误差电压ΔV
o
＝(V
p
‑
V
n
)
‑
(V
pq
‑
V
nq
)；
[0027]根据V
pq
‑
V
nq
和最低位的校正电压V
C
可得到校正后的转换电压V
po
‑
V
no
，计算公式如下：
[0028]V
po
‑
V
no
＝(V
pq
‑
V
nq
)+V
C...

【技术保护点】

【技术特征摘要】
1.利用扰动处理SAR
‑
ADC量化误差校正的方法，其特征在于，包括以下步骤：1)SAR
‑
ADC对差分模拟信号V
p
和V
n
进行采样；2)对采样的差分模拟信号V
p
和V
n
进行量化；3)在量化后，注入扰动周期T
D
，在扰动周期T
D
内辅助DAC电容阵列在SAR
‑
ADC主电容阵列的正相和/或SAR
‑
ADC主电容阵列的负相随机注入扰动V
Dp
与V
Dn
，对差分模拟信号V
p
和V
n
的最低位数字信号重新进行M次量化，差分模拟信号V
p
和V
n
的最低位数字信号在量化的过程中会随机产生M1个正校正码和M0个负校正码，其中，M1+M0＝M；M、M1和M0均为自然数，M1个正校正码代表更高模拟输入的数字信号个数，M0个负校正码代表更低模拟输入的数字信号个数；根据M1和M0计算最低位数字信号的校正电压，计算公式为：V
C
为最低位的校正电压，V
LSB
为最低位的分辨率电压。2.如权利要求1所述的利用扰动处理SAR
‑
ADC量化误差校正的方法，其特征在于，所述步骤3)中扰动注入周期包括控制扰动注入大小的扰动幅值控制逻辑和控制随机在SAR
‑
ADC主电容阵列的正相和/或SAR
‑
ADC主电容阵列的负相注入逻辑的扰动极性控制逻辑；扰动幅值控制逻辑包括第一PRBS发生器、第二PRBS发生器，移位寄存器A、移位寄存器B、译码器A和译码器B；第一PRBS发生器通过移位寄存器A与译码器A连接，译码器A与辅助DAC电容阵列的正相连接，第一PRBS发生器产生的伪随机码存储在移位寄存器A中并不断更新，移位寄存器A中的伪随机码通过译码器A控制辅助DAC电容阵列的正向对应的开关S1、开关S2、开关S3以及开关S4的状态；第二PRBS发生器通过移位寄存器B与译码器B连接，译码器B与辅助DAC电容阵列的负相连接，第二PRBS发生器产生的伪随机码存储在移位寄存器B中并不断更新，移位寄存器B中的伪随机码通过译码器B控制辅助DAC电容阵列的负相对应的开关S1、开关S2、开关S3以及开关S4的状态；其中，第一PRBS发生器的级数为x
n
；第二PRBS发生器的级数为x
p
；扰动极性控制逻辑包括第三PRBS发生器和移位寄存器C，第三PRBS发生器的级数为x
o
，第三PRBS发生器产生的伪随机码存储在移位寄存器C中并不断更新，移位寄存器C内的伪随机码通过控制译码器A的工作状态和译码器B的工作状态进而控制SAR
‑
ADC主电容阵列的正相和/或SAR
‑
ADC主电容阵列的负相是否注入扰动。3.如权利要求1所述的利用扰动处理SAR
‑
ADC量化误差校正的方法，其特征在于，所述扰动周期T
D
＝M
×
T0，其中，M为最低位数字信号重新量化的次数，T0为SAR
‑
ADC主电容阵列进行一位量化所需要的时间。4.如权利要求1所述的利用扰动处理SAR
‑
ADC量化误差校正的方法，其特征在于，所述步骤1)具体为：将SAR
‑
ADC主电容阵列的正相电容上级板和SAR
‑
ADC主电容阵列的负相电容上级板均与共模电平V
cm
连接，SAR
‑
ADC主电容阵列的正相电容下级板和SAR
‑
ADC主电容阵列的负相电容下级板分别与差分模拟信号V
p
的采集端口和差分模拟信号V
n
的采集端口连接，进行差分模拟信号V
p
和V
n
的采样；辅助DAC电容阵列的上极板和辅助DAC电容阵列的下极板均与共模电平V
cm
连接。5.如权利要求4所述的利用扰动处理SAR
‑
ADC量化误差校正的方法，其特征在于，所述
步骤2)具体为：在量化前，将SAR
‑
ADC主电容阵列的正相电容上级板和SAR
‑
ADC主电容阵列的负相电容上级板均与共模电平V
cm
断开，将SAR
‑
ADC主电容阵列的正相电容下级板与参考地电压V
GND
连接，将SAR
‑
ADC主电容阵列的负相电容下级板与参考电压V
ref
连接；在量化时，将SAR
‑
ADC主电容阵列正相的最高位电容下级板切换至V
ref
，同时将SAR
‑
ADC主电容阵列负相的最高位电容下级板切换至参考地电压V
GND
，比较器对正相电压和负相电压进行比较后决定正相电容和负相电容的最高位状态，完成最高位电容的量化；保持最高位电容为最高位量化结果不变，将SAR
‑
ADC主电容阵列正相的次高位电容下级板切换至V
ref
，同时将SAR
‑
ADC主电容阵列负相的次高位电容下级板切换至参考地电压V
GND
，比较器对正相电压和负相电压进行比较后决定正相电容和负相电容的次高位状态，完成次高位电容的量化；依此类推，直至完成差分模拟信号V
p
和V
n
所有位的量化；在量化过程中，辅助DAC电容阵列的下极板连接参考地电压V
GND
。6.如权利要求5所述的利用扰动处理SAR
‑
ADC量化误差校正的方法，其特征在于，所述利用扰动处理SAR
‑
ADC量化误差校正的方法还包括：在量化后，将SAR
‑
ADC主电容阵列正相的每一位电容下级板的状态表示为B
pi
，将SAR
‑
ADC主电容阵列负相的每一位电容下级板的状态表示为B
ni
，i表示位数，p表示SAR
‑

【专利技术属性】
技术研发人员：王逸舟，张启东，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：