使用SCCMFB消除尾电流源以提升增益的差分残差放大器制造技术

一种设置在多级模数转换器之间的差分残差放大器。开关式电容共模反馈电路确定电压移位。AC

【技术实现步骤摘要】
使用SCCMFB消除尾电流源以提升增益的差分残差放大器


[0001]本专利技术涉及残差放大器，并且更具体地，涉及模数转换器(ADC)中不带尾电流源的低压残差放大器。

技术介绍

[0002]模数转换器(ADC)被广泛应用于许多应用中。一些应用既要求高精度又要求高采样速度。使用多位ADC，可以实现高精度，如8位到12位的精度。
[0003]图1示出了ADC中的电容阵列。转换器101具有电容20、26、28的加权阵列，这些电容器共享比较器12输入端的电荷，当比较器的+输入端具有高于
‑
输入端的电压时，比较器12生成为1的数字位VCOMP。
[0004]控制器或定序器(未示出)控制开关16、18，开关16、18允许将各种电压切换到电容20、26、28的外板或底板。每个开关都可以单独控制。可使用逐次逼近(SA)例程来依次接通或切断较小的电容，以测试不同的数字值，从而查看哪个数字值最接近模拟输入电压。
[0005]例如，可通过将所有开关16、18设置为将共模电压VCM连接到所有电容20、26、28的外板来初始化转换器101。也可通过均衡开关(未示出)将到比较器12的+和
‑
输入线驱动到VCM。可以使用1:1的电阻分压器作为参考电压之间的中点(如(Vrefp+Vrefn)/2)来生成VCM。
[0006]然后，在采样相位中，可通过开关16、18将真模拟电压AINP(Vinp)施加到内(顶)板连接到比较器12的+输入端的所有电容20、26的外板，而通过开关16、18将补充模拟电压AINN(Vinn)施加到内板连接到比较器12的
‑
输入端的所有电容20、28的外板。将VCM施加到比较器12的两个输入端。因此，差分模拟输入电压被采样到电容20、26、28的极板中。
[0007]接着，在评估相位期间，开关16、18将VCM驱动到所有输出板，但是逐次逼近(Successive
‑
Approximation,SA)例程依次测试用参考电压而不是用VCM驱动的较小电容。
[0008]例如，在对最高有效位(MSB)电容26、28进行测试时，上开关18将参考Vrefn连接到MSB电容26的外板，而下开关18将参考Vrefp连接到MSB电容28的外板。这种切换导致电荷共享和电荷在MSB电容26、28与比较器12的+和
‑
输入线之间移位，这可能会翻转数字输出VCOMP。SA例程可以对于翻转观察VCOMP，并且作为结果设置成清除逐次逼近寄存器(SAR)中的位。通过依次测试较小的电容20，SA例程可以用模拟输入电压的良好的近似填充SAR。
[0009]图2示出了现有技术的带有残差放大器的多级ADC。并非具有带有多位分辨率的单个转换器101，而是可以在多个级中使用多个转换器106、116。例如，并非具有12位的单个转换器101，而是第一转换器106可生成5个位(最高有效位，MSB)，而第二转换器116生成另外的8个位(最低有效位，LSB)。
[0010]输入电压VIN施加到第一转换器106，第一转换器106可以具有电容和开关的阵列，如针对转换器101(图1)所示的。第一转换器106使用SA例程来切换开关，直到找到最终代码并将其存储在第一SAR SAR1 108中。
[0011]然后，图1中的比较器12的+输入端上的残余电压施加到残差放大器22的反相(
‑
)
输入端，并且经放大以将模拟电压输入驱动到第二转换器116。与转换器101一样，第二转换器116具有电容和开关的阵列，并使用SA例程来切换开关，直到找到最终代码并将其存储在第二SAR SAR2 118中。
[0012]反馈电容104将残差放大器22的输出反馈到其反相(
‑
)输入端，而残差放大器22的非反相(+)输入端连接到地。闭环增益为C1/C2>1，其中，C1是第一转换器106的电容，而C2是反馈电容104的电容。C1不随SAR1 108中的代码变化。
[0013]在实际电路中，在残差放大器22中存在较小的非零偏移误差，这可以通过连接在残差放大器22的非反相(+)输入端和地之间的偏移电压102来建模。该VOS误差可能是由残差放大器22中的不匹配引起的。由于VOS发生在残差放大器22内或发生在残差放大器22的输入之前，所以该VOS误差会被放大残差放大器22的闭环增益，并施加到第二转换器116的输入端。当这个误差较大时，第二转换器116可能不能校正该误差。
[0014]残差放大器22的电路设计可能会增加残差放大器22中的偏移误差VOS。设计不佳的放大器可能会增加VOS的不匹配。不对称或具有不平衡或不匹配的侧边的放大器可能会增加残差放大器22内的偏移误差。通常使用全差分信号而不是单端信号来减少偏移。
[0015]图3示出了现有技术的放大器。残差放大器22
’
具有尾电流源240，它吸收来自n
‑
沟道晶体管234、236的来源的电流。电流镜像p
‑
沟道晶体管230、232将它们的栅极连接在一起以作为镜像电流源。电阻242、244串联在晶体管230、232的漏极之间，在电阻242、244之间的中间节点驱动晶体管230、232的栅极。
[0016]晶体管230、234的漏极连接在一起以驱动VOUTN输出，而晶体管232、236的漏极连接在一起并驱动输出VOUTP。VOUTP、VOUTN形成差分输出，而VINP、VINN是差分输入。
[0017]到差分放大器22
’
的输入VINP施加到晶体管234的栅极，而到差分放大器22
’
的输入VINN施加到晶体管236的栅极。p
‑
沟道晶体管230、232可以是长沟道器件，而n
‑
沟道晶体管234、236可以是具有良好Gm的短沟道快速器件。电阻242、244可以是匹配良好的电阻，如薄膜电阻。
[0018]虽然差分残差放大器22
’
有用，但是仍然需要尾电流源240来为n
‑
沟道晶体管234、236的差分对精确地定义偏置电流。尾电流源240减小了最大可能输出电压摆动。当使用非常低的电源电压(如0.9伏)时，由尾电流源240造成的输出电压摆动减小是显著的并且不可取的。
[0019]残差放大器22
’
中的任何非理想的因素都可能影响整个流水线式SAR ADC的精度。对于高分辨率ADC，残差放大器22
’
的输入参考噪声应该满足整个ADC的本底噪声要求。这是放大器设计中的瓶颈之一。残差放大器22
’
的建立(settling)速度对于高速ADC必须足够快。在残差放大器22
’
的输出端希望低失真。中等的开环增益和较大的信号摆动是可取的。当ADC转换器使用低电压核心电源工作时，那么残差放大器22
’
应当能够使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种差分放大器，包括：具有真输入和补充输入的差分输入；接收所述差分输入以用于生成上差分输入和下差分输入的输入移位器，所述输入移位器将所述差分输入的共模电压向上移位以生成所述上差分输入，并且所述输入移位器将所述差分输入的所述共模电压向下移位以生成所述下差分输入；真第一类型差分晶体管，具有用于接收所述上差分输入的真输入的控制节点，并具有连接在电源和真上节点之间的传导路径；补充第一类型差分晶体管，具有用于接收所述上差分输入的补充输入的控制节点，并具有连接在所述电源和补充上节点之间的传导路径；真第一类型共源共栅晶体管，具有连接在所述真上节点和补充输出节点之间的传导路径；补充第一类型共源共栅晶体管，具有连接在所述补充上节点和真输出节点之间的传导路径；真第二类型差分晶体管，具有用于接收所述下差分输入的真输入的控制节点，并具有连接在地和真下节点之间的传导路径；补充第二类型差分晶体管，具有用于接收所述下差分输入的补充输入的控制节点，并具有连接在所述地和补充下节点之间的传导路径；真第二类型共源共栅晶体管，具有连接在所述真下节点和所述补充输出节点之间的传导路径；以及补充第二类型共源共栅晶体管，具有连接在所述补充下节点和所述真输出节点之间的传导路径；其中，所述真输出节点和所述补充输出节点形成差分输出。2.如权利要求1所述的差分放大器，其中，所述输入移位器包括AC
‑
耦合的输入网络，所述AC
‑
耦合的输入网络包括：连接在所述差分输入的所述真输入和所述上差分输入的所述真输入之间的真上电容；真上开关，所述真上开关在所述差分放大器的调零相位期间闭合，以将上移位电压连接到所述真上电容；连接在所述差分输入的所述补充输入和所述上差分输入的所述补充输入之间的补充上电容；补充上开关，所述补充上开关在所述差分放大器的所述调零相位期间闭合，以将所述上移位电压连接到所述补充上电容；连接在所述差分输入的所述真输入和所述下差分输入的所述真输入之间的真下电容；真下开关，所述真下开关在所述差分放大器的所述调零相位期间闭合，以将下移位电压连接到所述真下电容；连接在所述差分输入的所述补充输入和所述下差分输入的所述补充输入之间的补充下电容；补充下开关，所述补充下开关在所述差分放大器的所述调零相位期间闭合，以将所述下移位电压连接到所述补充下电容；其中，所述上移位电压在电压方面高于所述下移位电压。
3.如权利要求2所述的差分放大器，进一步包括：上差分放大器，具有连接到所述真上节点的第一输入和连接到所述补充上节点的第二输入，所述上差分放大器生成驱动所述补充第一类型共源共栅晶体管的控制节点的第一输出，并生成驱动所述真第一类型共源共栅晶体管的控制节点的第二输出；下差分放大器，具有连接到所述真下节点的第一输入和连接到所述补充下节点的第二输入，所述下差分放大器生成驱动所述补充第二类型共源共栅晶体管的控制节点的第一输出，并生成驱动所述真第二类型共源共栅晶体管的控制节点的第二输出；其中，由此提供了增益提升。4.如权利要求3所述的差分放大器，其中，第一类型晶体管是p
‑
沟道晶体管；并且第二类型晶体管是n
‑
沟道晶体管。5.一种残差放大器，包括：具有真输入和补充输入的差分输入；接收所述差分输入以用于生成上差分输入和下差分输入的输入移位器，所述输入移位器在电压方面将所述差分输入向上移位以生成所述上差分输入，所述输入移位器在电压方面将所述差分输入向下移位以生成所述下差分输入；真p
‑
沟道差分晶体管，其栅极接收所述上差分输入的真输入，其源极连接到电源，且其漏极连接到上真节点；补充p
‑
沟道差分晶体管，其栅极接收所述上差分输入的补充输入，其源极连接到所述电源，且其漏极连接到补充上节点；真p
‑
沟道共源共栅晶体管，其源极连接到所述真上节点，且其漏极连接到补充输出节点；补充p
‑
沟道共源共栅晶体管，其源极连接到所述补充上节点，且其漏极连接到真输出节点；真n
‑
沟道差分晶体管，其栅极接收所述下差分输入的真输入，其源极连接到地，且其漏极连接到真下节点；补充n
‑
沟道差分晶体管，其栅极接收所述下差分输入的补充输入，其源极连接到所述地，且其漏极连接到补充下节点；真n
‑
沟道共源共栅晶体管，其源极连接到所述真下节点，且其漏极连接到所述补充输出节点；以及补充n
‑
沟道共源共栅晶体管，其源极连接到所述补充下节点，且其漏极连接到所述真输出节点；其中，所述真输出节点和所述补充输出节点形成差分输出。6.如权利要求5所述的残差放大器，其中，所述真p
‑
沟道共源共栅晶体管的栅极和所述补充p
‑
沟道共源共栅晶体管的栅极接收上偏置电压；其中，所述真n
‑
沟道共源共栅晶体管的栅极和所述补充n
‑
沟道共源共栅晶体管的栅极接收下偏置电压；其中，所述上偏置电压在电压方面高于所述下偏置电压。7.如权利要求5所述的残差放大器，进一步包括：具有连接到所述真上节点的第一输入并具有连接到所述补充上节点的第二输入的上
差分放大器，所述上差分放大器生成驱动所述补充p
‑
沟道共源共栅晶体管的栅极的第一输出，并生成驱动所述真p
‑
沟道共源共栅晶体管的栅极的第二输出；具有连接到所述真下节点的第一输入并具有连接到所述补充下节点的第二输入的下差分放大器，所述下差分放大器生成驱动所述补充n
‑
沟道共源共栅晶体管的栅极的第一输出，并生成驱动所述真n
‑
沟道共源共栅晶体管的栅极的第二输出；其中，由此提供了增益提升。8.如权利要求7所述的残差放大器，其中，所述输入移位器包括AC耦合的输入网络，所述AC
‑
耦合的输入网络包括：连接在所述差分输入的所述真输入和所述上差分输入的所述真输入之间的真上电容；真上开关，所述真上开关在所述残差放大器的调零相位期间闭合，以将上移位电压连接到所述真上电容；连接在所述差分输入的所述补充输入和所述上差分输入的所述补充输入之间的补充上电容；补充上开关，所述补充上开关在所述残差放大器的所述调零相位期间闭合，以将所述上移位电压连接到所述补充上电容；连接在所述差分输入的所述真输入和所述下差分输入的所述真输入之间的真下电容；真下开关，所述真下开关在所述残差放大器的所述调零相位期间闭合，以将下移位电压连接到所述真下电容；连接在所述差分输入的所述补充输入和所述下差分输入的所述补充输入之间的补充下电容；补充下开关，所述补充下开关在所述残差放大器的所述调零相位期间闭合，以将所述下移位电压连接到所述补充下电容；其中，所述上移位电压在电压方面高于所述下移位电压。9.如权利要求8所述的残差放大器，进一步包括：输入均衡开关，所述输入均衡开关在所述残差放大器的所述调零相位期间闭合，以将所述差分输入的所述真输入连接到所述差分输入的所述补充输入。10.如权利要求8所述的残差放大器，进一步包括：上开关式电容共模反馈(SCCMFB)电路，所述上开关式电容共模反馈电路包括：连接在所述真输出节点和所述上移位电压之间的上第一真电容；上第一真分段电容；若干个上第一真开关，若干个所述上第一真开关在第二相位期间将所述上第一真分段电容连接到所述上第一真电容，并在第一相位期间利用上偏置电压加载所述上第一真分段电容；连接在所述补充输出节点和所述上移位电压之间的上第一补充电容；上第一补充分段电容；以及若干个上第一补充开关，若干个所述上第一补充开关在所述第二相位期间将所述上第一补充分段电容连接到所述上第一补充电容，并在所述第一相位期间利用所述上偏置电压加载所述上第一补充分段电容。11.如权利要求10所述的残差放大器，其中，所述上SCCMFB电路进一步包括：
连接在所述真输出节点和所述上移位电压之间的上第二真电容；上第二真分段电容；若干个上第二真开关，若干个所述上第二真开关在所述第一相位期间将所述上第二真分段电容连接到所述上第二真电容，并在所述第二相位期间利用所述上偏置电压加载所述上第二真分段电容；连接在所述补充输出节点和所述上移位电压之间的上第二补充电容；上第二补充分段电容；若干个上第二补充开关，若干个所述上第二补充开关在所述第一相位期间将所述上第二补充分段电容连接到所述上第二补充电容，并在所述第二相位期间利用所述上偏置电压加载所述上第二补充分段电容。12.如权...

【专利技术属性】
技术研发人员：骆智峯，
申请(专利权)人：奇力士技术有限公司，
类型：发明
国别省市：