本发明专利技术公开了一种集成无源器件的半导体芯片，包括高阻衬底、绝缘层和金属层，所述半导体芯片的上表面设置有至少一组左右整齐排列的两列键合区，每一组中同一行的两个键合区通过金属层的走线直线连接，第一列的每个键合区通过在基板上方同方向的弧形立体键合线连接到第二列相邻行的键合区，使得两列所有的键合区被由金属层走线以及立体键合线组成的螺旋回路所贯穿，所述螺旋回路的两端被引出，从而形成一个电感。本发明专利技术还公开了一种功率放大器器件，其中的电感采用上述集成无源器件的半导体芯片实现。本发明专利技术实现了功率放大器输出阻抗匹配电路的集成，减少了功率放大器模块封装中的引脚焊盘数，从而减小射频功率放大器模块的封装尺寸，降低产品的成本。
【技术实现步骤摘要】
本专利技术涉及一种半导体芯片，尤其是一种集成无源器件的半导体芯片。本专利技术还 涉及一种功率放大器器件。
技术介绍
射频电子电路的实现采用大量的无源器件，其中很多电路都是应用于手持无线通 信设备中。在射频领域技术的发展过程中，集成这些无源器件以及无源器件电路来减小模 块尺寸，提高手持无线通信设备的性能成为发展的重点。手持无线通信设备中的射频功率 放大器模块采用一些无源器件来形成具有一定功能的无源器件电路，例如阻抗匹配电路， 滤波电路以及开关电路等。传统射频功率放大器模块中的阻抗匹配电路一般都是在片外 分立元件实现的，同时还要考虑滤波电路的实现，这些片外分立元件采用SMT(表面贴装技 术)必然增加模块的引脚焊盘数，导致模块封装尺寸过大，产品成本增加。最近几年，集成无源器件技术得到快速发展，其主要优势在于将无源器件直接集 成从而简化芯片外围电路，这使得将无源器件电路例如射频功率放大器模块中的阻抗匹配 电路集成到片上实现成为可能。因此，我们需要提供一种结构或方法能够实现在片上集成 阻抗匹配电路来减少功率放大器模块封装中的引脚焊盘数，从而减小射频功率放大器模块 的封装尺寸，降低产品的成本。
技术实现思路
本专利技术所要解决的技术问题是提供一种集成无源器件的半导体芯片，以及一种功 率放大器器件，能够实现在片上集成阻抗匹配电路来减少功率放大器模块封装中的引脚焊 盘数，从而减小射频功率放大器模块的封装尺寸，降低产品的成本。为解决上述技术问题，本专利技术集成无源器件的半导体芯片的技术方案是，包括高 阻衬底，所述高阻衬底上在隔有一层绝缘层之后，包括至少一个金属层，所述半导体芯片的 上表面设置有至少一组左右整齐排列的两列键合区，每一组中同一行的两个键合区通过金 属层的走线直线连接，第一列的每个键合区通过在基板上方同方向的弧形立体键合线连接 到第二列相邻行的键合区，使得两列所有的键合区被由金属层走线以及立体键合线组成的 螺旋回路所贯穿，所述螺旋回路的两端被引出，从而形成一个电感。本专利技术功率放大器器件的技术方案是，包括功率放大器，在功率放大器的输出连 接有输出阻抗匹配电路，所述输出阻抗匹配网络包括从功率放大器输出端到器件输出端依 次串联连接的电感L3、L1和L2，从所述电感L3与Ll的连接节点到地之间还串联连接有电 容Cl和电感L4，从所述电感Ll与L2的连接节点到地之间还串联连接有电容C2和电感L5， 所述电感Ll和L2采用上述的集成无源器件的半导体芯片实现。本专利技术实现了功率放大器输出阻抗匹配电路的集成，减少了功率放大器模块封装 中的引脚焊盘数，从而减小射频功率放大器模块的封装尺寸，降低产品的成本。附图说明下面结合附图和实施例对本专利技术作进一步详细的说明图1为本专利技术集成无源器件的半导体芯片一个实施例的俯视图；图2为图1所示的实施例的立体图；图3为本专利技术集成无源器件的半导体芯片一个实施例的局部剖面图；图4为本专利技术集成无源器件的半导体芯片又一个实施例的局部剖面图；图5为本专利技术功率放大器器件的电路图。具体实施例方式本专利技术公开了一种集成无源器件的半导体芯片，如图1和图2所示，包括高阻衬底 101，所述高阻衬底101上在隔有一层绝缘层之后，包括至少一个金属层，所述半导体芯片 的上表面设置有至少一组左右整齐排列的两列键合区108，每一组中同一行的两个键合区 通过金属层的走线直线连接，第一列的每个键合区通过在基板上方同方向的弧形立体键合 线109连接到第二列相邻行的键合区，使得两列所有的键合区被由金属层走线以及立体键 合线组成的螺旋回路所贯穿，所述螺旋回路的两端被引出，从而形成一个电感107。所述高阻衬底上可以设置有多层金属层，并且相邻的金属层之间隔有绝缘层，连 接键合区的金属层走线的图形在各金属层上都有，并且这些走线穿过所述绝缘层而上下连 接。所述多层金属层之间还可以设置有电容，所述电容以上下两层金属层作为极板， 以所述绝缘层作为介质层。所述金属层之间的绝缘层的材料为氮化硅。所述高阻衬底上设置有多个电感，其中相邻的电感的轴向方向相互垂直。所述高阻衬底的材料为高阻硅、玻璃、蓝宝石中的一种，其电阻率大于 300ohm · cm。所述金属层的材料为铝、铜或者金。所述高阻衬底与金属层之间的绝缘层的材料为二氧化硅。如图3所示，其中200为高阻硅衬底，厚度204 —般在50um IOOOum之间；在高 阻硅衬底的上表面制作一层二氧化硅介质207，在二氧化硅介质层上表面制作第一层金属 201作为集成无源电容器件的底层极板，金属材料可以是铝，铜或金，金属厚度为1 2um ； 在第一层金属201的上表面制作一层绝缘介质202作为集成无源电容器件的介质层，介质 材料为氮化硅；在绝缘介质层202的上表面制作第二层金属203作为集成无源电容器件的 顶层极板，金属材料可以是铝，铜或金，金属厚度为3 Sum。如图4所示，其中301为高阻硅衬底，厚度304 —般在50um IOOOum之间；在高 阻硅衬底的上表面制作一层二氧化硅介质307，在二氧化硅介质层上表面制作第一层金属 301，金属材料可以是铝，铜或金，金属厚度为1 2um;在第一层金属的上表面制作一层绝 缘介质302，介质材料为氮化硅，将介质302挖去部分区域308，使第一层金属暴露出来；在 介质302的上 表面制作第二层金属303，金属材料可以是铝，铜或金，并填满308区域，与第 一层金属连接起来，厚度为3 Sum ；这种集成无源电感器件使用两层金属制作走线，可以 减小电感的损耗，提高电感的Q值。本实施例中制作集成无源电容器件和集成无源电感器件时采用的是两层金属，实 际上还可以根据要求制作多层金属。本专利技术还公开了一种功率放大器器件，如图5所示，包括功率放大器，在功率放大 器的输出连接有输出阻抗匹配电路，所述输出阻抗匹配网络包括从功率放大器输出端到器 件输出端依次串联连接的电感L3、L1和L2，从所述电感L3与Ll的连接节点到地之间还串 联连接有电容Cl和电感L4，从所述电感Ll与L2的连接节点到地之间还串联连接有电容 C2和电感L5，其特征在于，所述电感Ll和L2采用上述集成无源器件的半导体芯片实现。所述电容Cl和C2采用上述集成无源器件的半导体芯片实现。 图5所示的实施例中，输出阻抗匹配电路由电感Li，电容Cl，电感L2，电容C2，电 感L4和电感L5组成的，功率放大器管芯采用的是HBT (异质结双极晶体管)管芯实现的， 功率放大器管芯制作在砷化镓衬底上；电感Li，电容Cl，电感L2，电容C2采用的是集成无 源器件技术实现的，电感Ll和电容Cl，电感L2，电容C2制作在高阻硅衬底上；电感L4和电 感L5用键合线电感实现；电感L3采用的是键合线电感，电感L3负责将砷化镓衬底上的输 出键合区与高阻硅衬底上的输入键合区连接起来。如图1和图2所示，其中100为一导电介质的上表面，例如金属铜，金等材质，100 同时具有作为地的功能。101为高阻硅衬底，也可以是玻璃，蓝宝石等高阻衬底，这里所谓 的高阻衬底指的是电阻率大于300ohm · cm的衬底材料。高阻硅衬底101的上表面包括集 成无源电容器件102，104(与图5中的Cl，C2相对应)，本实施例中集成无源电容器件102， 104任一极板分别通过键合线电感105和本文档来自技高网...
【技术保护点】
一种集成无源器件的半导体芯片，其特征在于，包括高阻衬底，所述高阻衬底上在隔有一层绝缘层之后，包括至少一个金属层，所述半导体芯片的上表面设置有至少一组左右整齐排列的两列键合区，每一组中同一行的两个键合区通过金属层的走线直线连接，第一列的每个键合区通过在基板上方同方向的弧形立体键合线连接到第二列相邻行的键合区，使得两列所有的键合区被由金属层走线以及立体键合线组成的螺旋回路所贯穿，所述螺旋回路的两端被引出，从而形成一个电感。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈俊，谢利刚，
申请(专利权)人：锐迪科科技有限公司，
类型：发明
国别省市：HK[中国|香港]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。