【技术实现步骤摘要】
本专利技术是有关微处理器领域，特别是关于从一种具有可变长度指令的指令集架构的微处理器的指令字节串流中取得指令。
技术介绍
微处理器包含一或多个执行单元，用以进行实际的指令执行。超纯量 (superscalar)微处理器可于每一时钟周期内发出多个指令至各个执行单元，因而得以增 进总处理能力或增进每一时钟周期内的平均指令。然而，微处理器管线上端的指令提取及 解码功能必须以有效率的速度来提供一指令串流给执行单元，藉以有效地使用执行单元及 增进总处理能力。x86架构由于其指令长度并非固定，因此使得此工作更加困难，在此架构 下，其每一指令的长度是变动的，此将于以下详述。因此，x86微处理器必须包含很多的逻 辑电路以处理进来的指令字节串流，以决定指令的开始及结束位置。因此，必须增进x86微 处理器解析指令字节串流以得到各个指令的处理速率。
技术实现思路
根据本专利技术特征之一，本专利技术提供一种适用于微处理器的装置。该微处理器的指 令集架构包含一长度修改前置，用以选择一预设地址/操作数尺寸以外的一地址/操作数 尺寸，该装置用以标示一指令字节串流当中每一指令的开始字节及结束字节。...
【技术保护点】
一种适用于微处理器的装置，该微处理器的指令集架构包含一长度修改前置，用以选择一预设地址／操作数尺寸以外的一地址／操作数尺寸，该装置用以标示一指令字节串流当中每一指令的开始字节及结束字节，该装置包含：一解码逻辑单元，用以解码该串流的预设数量指令字节中的每一指令字节，以判断每一指令字节是否指定为该长度修改前置，并依据地址／操作数尺寸以产生一开始标示及一结束标示；及一操作数／地址尺寸逻辑单元，耦接至该解码逻辑单元，用以提供该预设操作数／地址尺寸给该解码逻辑单元，以于一第一时钟周期内产生该开始标示及该结束标示，该解码逻辑单元于该第一时钟周期内解码该预设数量指令字节，其中，如果于该第...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：汤玛斯C麦当劳，约翰L唐肯，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。