非循序执行的微处理器及其操作方法技术

本发明专利技术提供一种非循序执行微处理器，用以减少因储存碰撞而重新执行加载指令的可能性，包括：第一队列存储器，包括多个项目；一第二队列存储器，包括多个项目；以及暂存器别名表，耦接于上述第一和第二队列存储器，暂存器别名表用以依据循序排列的多个指令以产生多个相依性，以便决定上述指令何时能够非循序执行，其中暂存器别名表用以指派上述第一队列存储器的一项目，并在所指派的项目中填入上述加载指令的一指令指针；指派上述第二队列存储器的一项目，并在所指派的项目中填入一相依性；以及使得上述后续执行的加载指令共享上述相依性，上述相依性用以识别上述第二队列存储器的上述所指派项目中上述储存指令为了其储存数据所依附的上述指令。

【技术实现步骤摘要】

本专利技术是有关于非循序执行微处理器(out-of-order executionmicroprocessor)，特别是有关于非循序执行微处理器内的存储器加载指令的效 能。
技术介绍
微处理器具有加载指令(load instruction)，用以将数据由存储器来源位置 (source memory location)加载至微处理器的暂存器；以及储存指令，用以将数据由微 处理器的暂存器储存至存储器目的地位置(destinationmemory location)。一般而言， 微处理器会遭遇的情况是加载指令所指定(specify)的存储器来源地址等同于较先前的 (older)储存指令的存储器目的地地址。换言之，较先前的储存指令将数据写入至加载指令 正在读取的存储器地址。这种情况通常称为储存碰撞(store collision)。当储存碰撞发 生时，为了要正确地执行程序，微处理器必须确定加载指令接收由较先的地址重迭的储存 指令所写入的数据。非循序执行微处理器并不依照程序顺序(out of the program order)来执行指 令。当储存碰撞发生时，这会是个问题，原因在于加载指令可本文档来自技高网...

【技术保护点】
一种非循序执行微处理器，用以减少因储存碰撞而重新执行加载指令的可能性，包括：一第一队列存储器，包括多个项目；一第二队列存储器，包括多个项目；以及一暂存器别名表，耦接于上述第一和第二队列存储器，上述暂存器别名表用以依据循序排列的多个指令以产生多个相依性，以便决定上述指令何时能够非循序执行，其中上述暂存器别名表用以：当上述暂存器别名表判断出一加载指令必须被重新执行时，则指派上述第一队列存储器的一项目，并在所指派的项目中填入上述加载指令的一指令指针；当上述暂存器别名表遇到一储存指令时，指派上述第二队列存储器的一项目，并在所指派的项目中填入一相依性，而上述相依性用以识别上述储存指令为了其储存数据所依附...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：马修D戴，罗德尼E虎克，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]