半导体存储装置制造方法及图纸

技术编号：40053634 阅读：6 留言：0更新日期：2024-01-16 21:35

根据一个实施方式，半导体存储装置具备第1存储晶体管、第1晶体管、第2晶体管及第1配线。另外，具备连接于第1存储晶体管、第1晶体管、第2晶体管的栅极电极的第2配线、第3配线及第4配线。从删除动作的第1时点到第1时点之后的第2时点，第1配线的电压从第1电压增大到大于第2配线～第4配线的电压的第2电压。从第2时点到第2时点之后的第3时点，第1配线的电压从第2电压增大到第3电压，第3配线的电压从第4电压增大到大于第2配线的电压及第4配线的电压且小于第3电压的第5电压。

全部详细技术资料下载

【技术实现步骤摘要】

以下所记载的实施方式涉及一种半导体存储装置。

技术介绍

1、已知有一种半导体存储装置，其具备：第1配线；第1存储晶体管，连接于第1配线；第1晶体管，连接于第1配线及第1存储晶体管之间；第2配线，连接于第1存储晶体管的栅极电极；及第3配线，连接于第1晶体管的栅极电极。

技术实现思路

1、本专利技术的一个实施方式提供一种合适且高速地动作的半导体存储装置。

2、一实施方式分半导体存储装置具备：第1配线；第1存储晶体管，连接于第1配线；第1晶体管，连接于第1配线及第1存储晶体管之间；第2晶体管，连接于第1配线及第1晶体管之间；第2配线，连接于第1存储晶体管的栅极电极；第3配线，连接于第1晶体管的栅极电极；第4配线，连接于第2晶体管的栅极电极；以及控制电路，能够执行删除第1存储晶体管的数据的删除动作。控制电路从删除动作的第1时点到第1时点之后的第2时点，使第1配线的电压从第1电压增大到大于第2配线的电压、第3配线的电压及第4配线的电压的第2电压。另外，从第2时点到第2时点之后的第3时点，使第1配线的电压从第2电压增大到第3电压，使第3配线的电压从第4电压增大到大于第2配线的电压及第4配线的电压且小于第3电压的第5电压。

3、根据上述构成，能够提供一种合适且高速地动作的半导体存储装置。

【技术保护点】

1.一种半导体存储装置，具备：

2.根据权利要求1所述的半导体存储装置，其中

3.根据权利要求1或2所述的半导体存储装置，其中

4.根据权利要求1所述的半导体存储装置，其中

5.一种半导体存储装置，具备：

6.根据权利要求5所述的半导体存储装置，其中

7.根据权利要求5所述的半导体存储装置，其中

8.根据权利要求5所述的半导体存储装置，其中

9.根据权利要求5所述的半导体存储装置，其中

10.根据权利要求5所述的半导体存储装置，其中

11.一种半导体存储装置，具备：

12.根据权利要求11所述的半导体存储装置，其中

13.根据权利要求12所述的半导体存储装置，其中

14.根据权利要求12所述的半导体存储装置，具备第1存储器串，所述第1存储器串包含所述第1存储晶体管、所述第1晶体管及所述第2晶体管，

15.根据权利要求14所述的半导体存储装置，其中

16.根据权利要求11至15中任一项所述的半导体存储装置，其中

17.根据权利要求16所述的半导体存储装置，其中

18.根据权利要求16所述的半导体存储装置，其中

...

【技术特征摘要】