【技术实现步骤摘要】
本公开涉及半导体，涉及但不限于一种半导体测试结构及其制备方法、测试方法。
技术介绍
1、动态随机存取存储器(dynamic random access memory，dram)是计算机中常用的半导体器件。dram的工作性能与隔离结构的效果有关，然而随着半导体器件的密度不断增加，有源区(active area，aa)之间的间距也随之变小。过小的有源区间距将直接影响到有源区之间隔离结构的形成，进而影响到隔离结构的隔离效果，从而影响dram的工作性能。
技术实现思路
1、根据本公开实施例的第一方面，提供一种半导体测试结构的制备方法，所述半导体测试结构用于检测相邻有源区之间的漏电，所述方法包括：
2、提供半导体结构，所述半导体结构包括衬底及位于所述衬底内的若干个有源区，所述若干个有源区之间通过隔离结构进行隔离；
3、形成与所述有源区电连接的多个测试单元，每个测试单元包括第一测试结构和第二测试结构；同一所述有源区至多与所述第一测试结构和所述第二测试结构之一电连接；所述第一测试结构包括至少一个第一金属层；所述第二测试结构包括至少一个第二金属层；每个测试单元中的所述第一金属层与所述第二金属层交替间隔设置。
4、上述方案中，每个所述第一金属层和每个所述第二金属层分别与多个所述有源区电连接。
5、上述方案中，每个所述测试单元电连接的多个所述有源区中的至少部分作为目标有源区，相邻的所述目标有源区彼此靠近的两个端部，一个端部与所述第一测试结构电连接，另一个
6、上述方案中，所述有源区的端部设有接触结构，所述有源区通过所述接触结构与所述第一测试结构或所述第二测试结构电连接。
7、上述方案中，所述形成与所述有源区电连接的多个测试单元，包括：
8、在所述半导体结构上依次形成导电层、底部掩膜层和图案化的顶部掩膜层；
9、利用所述图案化的顶部掩膜层形成具有第一图案的底部掩膜层；
10、在所述具有第一图案的底部掩膜层上形成图案化的第一掩膜层，利用所述图案化的第一掩膜层刻蚀所述具有第一图案的底部掩膜层，形成具有第二图案的底部掩膜层；
11、以所述具有第二图案的底部掩膜层刻蚀所述导电层，形成至少一个第一金属层和至少一个第二金属层。
12、上述方案中，所述利用所述图案化的顶部掩膜层形成具有第一图案的底部掩膜层，包括：
13、利用所述图案化的顶部掩膜层通过自对准工艺形成具有第一图案的底部掩膜层。
14、上述方案中，所述自对准工艺包括自对准双重图案化工艺、自对准反向图案化工艺、自对准四重图案化工艺中的一种或多种。
15、上述方案中，所述有源区沿第一方向延伸；
16、每个测试单元中的所述第一金属层和所述第二金属层沿第二方向交替间隔设置；所述第一方向和所述第二方向之间的夹角范围为20度至70度。
17、上述方案中，所述第一测试结构为第一梳状结构；所述第二测试结构为第二梳状结构；每个测试单元中的所述第一梳状结构和所述第二梳状结构呈相互穿插设置。
18、上述方案中，所述第一梳状结构和所述第二梳状结构均包括沿所述第二方向延伸的条状部分、以及与所述条状部分垂直连接的块状部分；每个测试单元中的所述第一梳状结构的块状部分与所述第二梳状结构的块状部分沿第二方向交替间隔设置。
19、根据本公开实施例的第二方面，提供一种半导体测试结构，所述半导体测试结构用于检测相邻有源区之间的漏电，所述半导体测试结构包括：
20、半导体结构，所述半导体结构包括衬底及位于所述衬底内的若干个有源区，所述若干个有源区之间通过隔离结构进行隔离；
21、与所述有源区电连接的多个测试单元，每个测试单元包括第一测试结构和第二测试结构；所述第一测试结构包括至少一个第一金属层；所述第二测试结构包括至少一个第二金属层；每个测试单元中的所述第一金属层与所述第二金属层交替间隔设置。
22、上述方案中，每个所述第一金属层和每个所述第二金属层分别与多个所述有源区电连接。
23、上述方案中，每个所述测试单元电连接的多个所述有源区中的至少部分作为目标有源区，相邻的所述目标有源区彼此靠近的两个端部，一个端部与所述第一测试结构电连接，另一个端部与所述第二测试结构电连接。
24、上述方案中，所述有源区的端部设有接触结构，所述有源区通过所述接触结构与所述第一测试结构或所述第二测试结构电连接。
25、上述方案中，所述有源区沿第一方向延伸；
26、每个测试单元中的所述第一金属层和所述第二金属层沿第二方向交替间隔设置；
27、所述第一方向和所述第二方向之间的夹角范围为20度至70度。
28、上述方案中，所述第一测试结构为第一梳状结构；所述第二测试结构为第二梳状结构；每个测试单元中的所述第一梳状结构和所述第二梳状结构呈相互穿插设置。
29、上述方案中，所述第一梳状结构和所述第二梳状结构均包括沿所述第二方向延伸的条状部分、以及与所述条状部分垂直连接的块状部分；每个测试单元中的所述第一梳状结构的块状部分与所述第二梳状结构的块状部分沿第二方向交替间隔设置。
30、根据本公开实施例的第三方面，提供一种半导体测试结构的测试方法，应用于如上所述的半导体测试结构，其特征在于，包括：
31、对每个测试单元中的所述第一测试结构和所述第二测试结构分别施加第一测试电压和第二测试电压，其中，所述第一测试电压和所述第二测试电压不同，且所述第一测试电压和所述第二测试电压的差值小于所述隔离结构的击穿电压；
32、对每个测试单元中的所述第一测试结构和所述第二测试结构之间的电流进行检测，获得检测值；
33、根据所述检测值判断与所述测试单元电连接的所述有源区之间的漏电流是否符合要求。
34、上述方案中，所述根据所述检测值判断与所述测试单元电连接的所述有源区之间的漏电流是否符合要求，包括：
35、当所述检测值大于预设值时，判断所述测试单元电连接的所述有源区之间的漏电流不符合要求；
36、当所述检测值小于或者等于预设值时，判断所述测试单元电连接的所述有源区之间的漏电流符合要求。
37、本公开实施例提提供了一种半导体测试结构的制备方法，所述半导体测试结构用于检测相邻有源区之间的漏电，所述方法包括：提供半导体结构，所述半导体结构包括衬底及位于所述衬底内的若干个有源区，所述若干个有源区之间通过隔离结构进行隔离；形成与所述有源区电连接的多个测试单元，每个测试单元包括第一测试结构和第二测试结构；同一所述有源区至多与所述第一测试结构和所述第二测试结构之一电连接；所述第一测试结构包括至少一个第一金属层；所述第二测试结构包括至少一个第二金属层；每个测试单元中的所述第一金属层与所述第二金属层交替间隔设置。本公开实施例通过形成与有源区电连接的本文档来自技高网...
【技术保护点】
1.一种半导体测试结构的制备方法，其特征在于，所述半导体测试结构用于检测相邻有源区之间的漏电，所述方法包括：
2.根据权利要求1所述的制备方法，其特征在于，每个所述第一金属层和每个所述第二金属层分别与多个所述有源区电连接。
3.根据权利要求1所述的制备方法，其特征在于，
4.根据权利要求3所述的制备方法，其特征在于，
5.根据权利要求2所述的制备方法，其特征在于，所述形成与所述有源区电连接的多个测试单元，包括：
6.根据权利要求5所述的制备方法，其特征在于，所述利用所述图案化的顶部掩膜层形成具有第一图案的底部掩膜层，包括：
7.根据权利要求6所述的制备方法，其特征在于，所述自对准工艺包括自对准双重图案化工艺、自对准反向图案化工艺、自对准四重图案化工艺中的一种或多种。
8.根据权利要求6所述的制备方法，其特征在于，
9.根据权利要求8所述的制备方法，其特征在于，所述第一测试结构为第一梳状结构；所述第二测试结构为第二梳状结构；每个测试单元中的所述第一梳状结构和所述第二梳状结构呈相互穿插设置
10.根据权利要求9所述的制备方法，其特征在于，所述第一梳状结构和所述第二梳状结构均包括沿所述第二方向延伸的条状部分、以及与所述条状部分垂直连接的块状部分；每个测试单元中的所述第一梳状结构的块状部分与所述第二梳状结构的块状部分沿第二方向交替间隔设置。
11.一种半导体测试结构，其特征在于，所述半导体测试结构用于检测相邻有源区之间的漏电，所述半导体测试结构包括：
12.根据权利要求11所述的半导体测试结构，其特征在于，每个所述第一金属层和每个所述第二金属层分别与多个所述有源区电连接。
13.根据权利要求11所述的半导体测试结构，其特征在于，
14.根据权利要求13所述的半导体测试结构，其特征在于，
15.根据权利要求12所述的半导体测试结构，其特征在于，所述有源区沿第一方向延伸；
16.根据权利要求15所述的半导体测试结构，其特征在于，所述第一测试结构为第一梳状结构；所述第二测试结构为第二梳状结构；每个测试单元中的所述第一梳状结构和所述第二梳状结构呈相互穿插设置。
17.根据权利要求16所述的半导体测试结构，其特征在于，所述第一梳状结构和所述第二梳状结构均包括沿所述第二方向延伸的条状部分、以及与所述条状部分垂直连接的块状部分；每个测试单元中的所述第一梳状结构的块状部分与所述第二梳状结构的块状部分沿第二方向交替间隔设置。
18.一种半导体测试结构的测试方法，应用于如权利要求11-17任一项所述的半导体测试结构，其特征在于，包括：
19.根据权利要求18所述的半导体测试结构的测试方法，其特征在于，所述根据所述检测值判断与所述测试单元电连接的所述有源区之间是否存在漏电问题，包括：
...【技术特征摘要】
1.一种半导体测试结构的制备方法，其特征在于，所述半导体测试结构用于检测相邻有源区之间的漏电，所述方法包括：
2.根据权利要求1所述的制备方法，其特征在于，每个所述第一金属层和每个所述第二金属层分别与多个所述有源区电连接。
3.根据权利要求1所述的制备方法，其特征在于，
4.根据权利要求3所述的制备方法，其特征在于，
5.根据权利要求2所述的制备方法，其特征在于，所述形成与所述有源区电连接的多个测试单元，包括：
6.根据权利要求5所述的制备方法，其特征在于，所述利用所述图案化的顶部掩膜层形成具有第一图案的底部掩膜层，包括：
7.根据权利要求6所述的制备方法，其特征在于，所述自对准工艺包括自对准双重图案化工艺、自对准反向图案化工艺、自对准四重图案化工艺中的一种或多种。
8.根据权利要求6所述的制备方法，其特征在于，
9.根据权利要求8所述的制备方法，其特征在于，所述第一测试结构为第一梳状结构；所述第二测试结构为第二梳状结构；每个测试单元中的所述第一梳状结构和所述第二梳状结构呈相互穿插设置。
10.根据权利要求9所述的制备方法，其特征在于，所述第一梳状结构和所述第二梳状结构均包括沿所述第二方向延伸的条状部分、以及与所述条状部分垂直连接的块状部分；每个测试单元中的所述第一梳状结构的块状部分与所述第二梳状结构的块状部分沿第二方向交替间隔设...
【专利技术属性】
技术研发人员：朱宏成，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。