【技术实现步骤摘要】
本申请涉及到半导体，尤其涉及到芯片、制备方法及电子设备。
技术介绍
1、互补金属氧化物半导体(complementary metal oxide semiconductor，cmos)技术是当今集成电路(integrated circuit，ic)的主流技术。其中，金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)是构建集成电路的基本元件。通过在mosfet的栅极上施加电压来控制mosfet的源漏电流，从而实现器件的开关状态转换。关断速度由亚阈值摆幅(subthreshold swing，ss)来描述。其中，亚阈值摆幅是指使源漏电流变化一个量级所需要施加的栅极电压增量。亚阈值摆幅越小，意味着mosfet的关断越快。在传统的fet中，由于电子的输运受到玻尔兹曼热尾的限制，器件的亚阈值摆幅在室温下通常不小于60mv/dec。为了突破这个限制，许多具有不同机制的场效应晶体管被提出，例如，隧穿场效应晶体管(tunnel fet)、负电容场效应晶体管等。但是，隧穿场效应晶体管的开态电流较低，导致器件和电路的工作速度降低。而负电容场效应晶体管存在性能不稳定以及较大的滞后效应。
技术实现思路
1、本申请实施例提供的芯片、其制备方法及电子设备，用于降低晶体管的亚阈值摆幅。
2、第一方面，本申请实施例提供了一种芯片，包括：衬底以及设置于衬底上的晶体管。晶体管包括：沟道结构、阻挡层、栅极、源极
3、本申请中所说的狄拉克材料是指该材料的低能电子被激发后能够像狄拉克粒子一样运动，也即该狄拉克材料的低能电子激发能够用狄拉克方程描述。狄拉克材料的电子态密度为能量的减函数，以及电子密度随着能量的增大而超指数地(super-exponentially)减小。示例性地，狄拉克材料可包括：石墨烯、硅烯、锗烯、nbte2和tate2中的至少一种。本领域普通技术人员应理解，本申请中仅给出了狄拉克材料的部分示例，而并未穷举出可作为狄拉克材料的所有材料，并且本公开并不限于此。
4、并且，由于目前报道出来的采用狄拉克材料作为源极的fet，都是使用碳纳米管或者mos2等作为沟道区材料的，而这些沟道区材料与cmos制备工艺不兼容。若采用cmos制备工艺，采用硅作为沟道区材料，狄拉克材料作为源极，制备得到的晶体管器件稳定性差，电性的variation也很大。具体地，在工艺制备过程中，在形成晶体管时，通常是先刻蚀形成沟道区，之后再大规模转移狄拉克材料到衬底上，形成狄拉克材料膜层，再对狄拉克材料膜层进行刻蚀，形成源极。在对狄拉克材料膜层进行刻蚀时，会损坏沟道区，导致沟道区的界面差，尤其是沟道区的界面差，降低晶体管的性能。本申请实施例通过设置阻挡层，并使源极和阻挡层共同覆盖沟道结构的沟道区。在工艺制备过程中，在形成沟道区之后，先形成阻挡层，以在沟道区中的大部分区域中覆盖上阻挡层。之后，再大规模转移狄拉克材料到衬底上，形成狄拉克材料膜层，再对狄拉克材料膜层进行刻蚀，形成源极，并使刻蚀形成的源极也覆盖沟道区的一部分，以实现源极与沟道区电性接触，以使源极和阻挡层共同覆盖沟道结构的沟道区。这样采用阻挡层保护沟道区的大部分区域的界面，尤其是采用阻挡层保护沟道区中不需要被源极覆盖的部分，在刻蚀形成源极时，由于阻挡层的保护，该部分沟道区并不会受到刻蚀影响。从而改善由于刻蚀形成源极时对沟道区界面的影响，提高晶体管的性能。并且，还可以采用coms制备工艺，来制备上述采用狄拉克材料作为源极的晶体管，从而将制备采用狄拉克材料作为源极的晶体管的工艺与coms制备工艺相兼容。
5、在本申请一个可能的实现方式中，在垂直于衬底所在平面的方向上，阻挡层设置于沟道结构内。也就是说，阻挡层覆盖于沟道结构所在的区域内。可选地，在垂直于衬底所在平面的方向上，阻挡层与源极存在交叠区域，且处于交叠区域中的阻挡层设置于源极与沟道结构之间。这样使源极的一部分覆盖在阻挡层上，以使源极与阻挡层之间接触的更牢固，从而使阻挡层和源极共同覆盖沟道区。当然，在垂直于衬底所在平面的方向上，也可以将阻挡层与源极不交叠，且阻挡层与源极接触设置。这样使阻挡层直接与沟道区接触，且源极直接与沟道区接触，从而使阻挡层和源极共同覆盖沟道区。
6、在本申请一个可能的实现方式中，在垂直于衬底所在平面的方向上，阻挡层与漏极不交叠，且阻挡层与漏极接触设置。
7、可选地，在垂直于衬底所在平面的方向上，阻挡层还覆盖离子注入区的部分区域。例如，阻挡层还覆盖离子注入区靠近沟道区的边缘处的部分区域。这样可以使阻挡层不仅覆盖沟道区的部分区域，还覆盖离子注入区的部分区域，漏极覆盖离子注入区的其他区域，进一步提高阻挡层对沟道区的保护。
8、在本申请一个可能的实现方式中，栅极与源极之间设置有第一绝缘层，以通过第一绝缘层将栅极与源极电性绝缘。可选地，可以使第一绝缘层仅设置于源极上，以使第一绝缘层可以完全覆盖源极。可选地，栅极与阻挡层之间也可以设置有第一绝缘层，即在垂直于衬底所在平面的方向上，第一绝缘层还覆盖阻挡层，使阻挡层和第一绝缘层进行结合，将栅极和沟道结构电性绝缘，从而使源极与栅极可以更好的电性绝缘。
9、示例性地，由于栅极与阻挡层之间设置有第一绝缘层，在垂直于衬底所在平面的方向上，可以使栅极与源极具有部分交叠区域，以使栅极与沟道区在垂直于衬底所在平面的方向上交叠的区域尽可能增加，从而使栅极覆盖沟道区中更多的区域。
10、可选地，栅极与阻挡层之间也可以不设置第一绝缘层，而是使栅极与阻挡层直接接触设置，且在垂直于衬底所在平面的方向上，栅极所在的区域设置于阻挡层所在区域内。这样可以使栅极设置在阻挡层上，通过阻挡层将栅极和沟道结构电性绝缘。并且，为了使栅极与源极之间更好的电性绝缘，在垂直于衬底所在平面的方向上，栅极与源极之间设置有间隔距离。
11、可选地，也可以使在垂直于衬底所在平面的方向上，第一绝缘层还覆盖阻挡层，以及第一绝缘层还覆盖漏极的部分区域(例如漏极靠近沟道区的边缘处的部分区域)，进一步提高栅极与漏极之间的电性绝缘性能。
1本文档来自技高网...
【技术保护点】
1.一种芯片，其特征在于，包括：
2.如权利要求1所述的芯片，其特征在于，在垂直于所述衬底所在平面的方向上，所述阻挡层与所述源极交叠，且处于交叠区域中的所述阻挡层设置于所述源极与所述沟道结构之间；
3.如权利要求2所述的芯片，其特征在于，在垂直于所述衬底所在平面的方向上，所述阻挡层与所述漏极不交叠，并且所述阻挡层与所述漏极接触设置。
4.如权利要求3所述的芯片，其特征在于，在垂直于所述衬底所在平面的方向上，所述阻挡层还覆盖所述离子注入区的部分区域。
5.如权利要求1-4任一项所述的芯片，其特征在于，所述晶体管为下述晶体管中的至少一个：
6.如权利要求1-4任一项所述的芯片，其特征在于，所述晶体管为鳍式场效应晶体管，所述阻挡层覆盖处于所述阻挡层和所述沟道结构的交叠区域中的沟道结构的顶部和侧壁，或者，所述阻挡层覆盖处于所述阻挡层和所述沟道结构的交叠区域中的沟道结构的顶部。
7.如权利要求1-4任一项所述的芯片，其特征在于，所述晶体管为环绕栅极场效应晶体管，所述阻挡层环绕处于所述阻挡层和所述沟道结构的交叠区域中的沟
8.如权利要求1-4任一项所述的芯片，其特征在于，所述晶体管还包括：第一绝缘层；其中，所述第一绝缘层位于所述栅极与所述源极之间；
9.如权利要求8所述的芯片，其特征在于，在垂直于所述衬底所在平面的方向上，所述第一绝缘层还覆盖所述阻挡层；
10.如权利要求8或9所述的芯片，其特征在于，所述晶体管还包括：控制电极，其中，所述控制电极被配置为在施加控制电压时，调控所述源极的载流子的态密度；并且，所述控制电极分别与所述沟道结构、所述源极、栅极以及所述漏极电性绝缘；
11.如权利要求10所述的芯片，其特征在于，在垂直于所述衬底所在平面的方向上，所述控制电极与所述栅极之间交叠，且所述控制电极与所述栅极之间设置有第二绝缘层。
12.如权利要求8或9所述的芯片，其特征在于，所述衬底包括：第三绝缘层1002和半导体材料层；其中，所述第三绝缘层设置于所述半导体材料层与所述沟道结构之间；
13.如权利要求1-12任一项所述的芯片，其特征在于，所述晶体管还包括源极传输部，所述源极传输部被配置为与所述源极电性连接，并进行信号传输；
14.如权利要求1-12任一项所述的芯片，其特征在于，所述晶体管还包括源极传输部，所述源极传输部被配置为与所述源极电性连接，并进行信号传输；
15.一种芯片的制备方法，其特征在于，包括：
16.如权利要求15所述的芯片的制备方法，其特征在于，所述在所述沟道结构上形成阻挡层，包括：
17.如权利要求15所述的芯片的制备方法，其特征在于，在所述沟道结构上形成阻挡层之后，且在形成有所述阻挡层的衬底上，采用狄拉克材料形成源极之前，还包括：
18.如权利要求15-17任一项所述的芯片的制备方法，其特征在于，在所述衬底上形成栅极之后，还包括：形成控制电极，并使所述控制电极分别与所述沟道结构、所述源极、栅极以及所述漏极电性绝缘；其中，所述控制电极被配置为在施加控制电压时，调控所述源极的载流子的态密度；
19.一种电子设备，其特征在于，包括电路板和芯片，所述芯片与所述电路板连接；
...【技术特征摘要】
1.一种芯片，其特征在于，包括：
2.如权利要求1所述的芯片，其特征在于，在垂直于所述衬底所在平面的方向上，所述阻挡层与所述源极交叠，且处于交叠区域中的所述阻挡层设置于所述源极与所述沟道结构之间；
3.如权利要求2所述的芯片，其特征在于，在垂直于所述衬底所在平面的方向上，所述阻挡层与所述漏极不交叠，并且所述阻挡层与所述漏极接触设置。
4.如权利要求3所述的芯片，其特征在于，在垂直于所述衬底所在平面的方向上，所述阻挡层还覆盖所述离子注入区的部分区域。
5.如权利要求1-4任一项所述的芯片，其特征在于，所述晶体管为下述晶体管中的至少一个：
6.如权利要求1-4任一项所述的芯片，其特征在于，所述晶体管为鳍式场效应晶体管，所述阻挡层覆盖处于所述阻挡层和所述沟道结构的交叠区域中的沟道结构的顶部和侧壁，或者，所述阻挡层覆盖处于所述阻挡层和所述沟道结构的交叠区域中的沟道结构的顶部。
7.如权利要求1-4任一项所述的芯片，其特征在于，所述晶体管为环绕栅极场效应晶体管，所述阻挡层环绕处于所述阻挡层和所述沟道结构的交叠区域中的沟道结构，或者，所述阻挡层覆盖处于所述阻挡层和所述沟道结构的交叠区域中的沟道结构的顶部。
8.如权利要求1-4任一项所述的芯片，其特征在于，所述晶体管还包括：第一绝缘层；其中，所述第一绝缘层位于所述栅极与所述源极之间；
9.如权利要求8所述的芯片，其特征在于，在垂直于所述衬底所在平面的方向上，所述第一绝缘层还覆盖所述阻挡层；
10.如权利要求8或9所述的芯片，其特征在于，所述晶体管还包括：控制电极，其中，所述控制电极被配置为在施...
【专利技术属性】
技术研发人员：陆叶，袁保卫，万景，侯朝昭，王嘉乐，张强，董耀旗，许俊豪，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。