用于驱动或者静电保护的MOS器件制造技术

本申请提供一种用于驱动或者静电保护的MOS器件，包括：衬底、多个MOS单元、多个第一重掺杂区、浅沟槽隔离结构和衬底引出端，各MOS单元均包括：两个轻掺杂漏区、一个多晶硅层和两个第二重掺杂区。本申请通过在MOS单元的漏端的有源区中引入第一重掺杂区，以将漏端分割成第一子漏端和第二子漏端，并且第一重掺杂区下方无轻掺杂漏区，本申请通过将第一重掺杂区连接低电平，并适当调整第一重掺杂区与第一子漏端、第二子漏端间的间距，可以改变击穿电压，和传统ESD静电保护结构由寄生的NPN泄放ESD电流相比，本申请由寄生的N+/PW/P+构成的二极管泄放ESD电流，无Snapback现象，也无LU风险。

【技术实现步骤摘要】

本申请涉及半导体制造，具体涉及一种用于驱动或者静电保护的mos器件。

技术介绍

1、在集成电路中，nmos常作为输入输出电路，或者栅端结构形成ggnmos结构作为电源保护。

2、参考图1和图2，图1是现有技术中的nmos输出结构的结构示意图，nmos输出结构包括：衬底1、浅沟槽隔离结构2、衬底引出端3、作为源端的重掺杂区4、作为漏端的重掺杂区5、轻掺杂漏区6、多晶硅层7和金属硅化物阻挡层8，其中，多晶硅层7连接一控制信号；衬底引出端3和作为源端的重掺杂区4均连接低电平；作为漏端的重掺杂区5作为输出端。图2是现有技术中的ggnmos电源保护结构的结构示意图，ggnmos电源保护结构与nmos输出结构相同，只是连接电平不同，其中，ggnmos电源保护结构中，多晶硅层7、衬底引出端3和作为源端的重掺杂区4均连接低电平；作为漏端的重掺杂区5连接高电平。该mos常以阵列排布的mos单元的形式出现，为使阵列均匀开启提高esd性能，常在漏端增加金属硅化物阻挡层(sab)，防止形成金属硅化物，起到镇流电阻作用。但是，sab同样提高了漏端的电阻，这与先进制程中金本文档来自技高网...

【技术保护点】

1.一种用于I/O驱动或者静电保护的MOS器件，其特征在于，包括：衬底、多个MOS单元、多个第一重掺杂区、呈环状的浅沟槽隔离结构和呈环状的衬底引出端，其中，各所述第一重掺杂区对应地位于各所述MOS单元的漏端的有源区中；所述衬底引出端和所述浅沟槽隔离结构均位于所述衬底中，所述浅沟槽隔离结构环绕所述MOS单元设置；所述衬底引出端环绕所述浅沟槽隔离结构设置；

2.根据权利要求1所述的用于I/O驱动或者静电保护的MOS器件，其特征在于，当所述MOS器件作为驱动使用时，所述多晶硅层连接一控制信号，作为源端的所述第二重掺杂区和所述衬底引出端均连接低电平，作为第一子漏端和第二子漏端的所述第...

【技术特征摘要】

1.一种用于i/o驱动或者静电保护的mos器件，其特征在于，包括：衬底、多个mos单元、多个第一重掺杂区、呈环状的浅沟槽隔离结构和呈环状的衬底引出端，其中，各所述第一重掺杂区对应地位于各所述mos单元的漏端的有源区中；所述衬底引出端和所述浅沟槽隔离结构均位于所述衬底中，所述浅沟槽隔离结构环绕所述mos单元设置；所述衬底引出端环绕所述浅沟槽隔离结构设置；

2.根据权利要求1所述的用于i/o驱动或者静电保护的mos器件，其特征在于，当所述mos器件作为驱动使用时，所述多晶硅层连接一控制信号，作为源端的所述第二重掺杂区和所述衬底引出端均连接低电平，作为第一子漏端和第二子漏端的所述第二重掺杂区为输出端；

3.根据权利要求2所述的用于i/o驱动或者静电保护的mos器件，其特征在于，所述轻...

【专利技术属性】
技术研发人员：范炜盛，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：