【技术实现步骤摘要】
本申请涉及半导体制造，具体涉及一种用于驱动或者静电保护的mos器件。
技术介绍
1、在集成电路中，nmos常作为输入输出电路，或者栅端结构形成ggnmos结构作为电源保护。
2、参考图1和图2，图1是现有技术中的nmos输出结构的结构示意图，nmos输出结构包括：衬底1、浅沟槽隔离结构2、衬底引出端3、作为源端的重掺杂区4、作为漏端的重掺杂区5、轻掺杂漏区6、多晶硅层7和金属硅化物阻挡层8，其中，多晶硅层7连接一控制信号；衬底引出端3和作为源端的重掺杂区4均连接低电平；作为漏端的重掺杂区5作为输出端。图2是现有技术中的ggnmos电源保护结构的结构示意图，ggnmos电源保护结构与nmos输出结构相同，只是连接电平不同，其中，ggnmos电源保护结构中，多晶硅层7、衬底引出端3和作为源端的重掺杂区4均连接低电平；作为漏端的重掺杂区5连接高电平。该mos常以阵列排布的mos单元的形式出现，为使阵列均匀开启提高esd性能，常在漏端增加金属硅化物阻挡层(sab)，防止形成金属硅化物，起到镇流电阻作用。但是，sab同样提高了漏端的电阻，这与先进制程中金属硅化物工艺降低漏端电阻的目的是不一致的，且该结构的维持电压偏低，参考图3，图3是图2所示的ggnmos电源保护结构的tlp示意图，latch-up(闩锁)风险较高，触发电压也很难调整。
技术实现思路
1、本申请提供了一种用于i/o驱动或者静电保护的mos器件，可以解决漏端的电阻偏高、维持电压偏低、闩锁风险较高、触发电压很难调整等
2、本申请实施例提供了一种用于i/o驱动或者静电保护的mos器件，包括：衬底、多个mos单元、多个第一重掺杂区、呈环状的浅沟槽隔离结构和呈环状的衬底引出端，其中，各所述第一重掺杂区对应地位于各所述mos单元的漏端的有源区中；所述衬底引出端和所述浅沟槽隔离结构均位于所述衬底中，所述浅沟槽隔离结构环绕所述mos单元设置；所述衬底引出端环绕所述浅沟槽隔离结构设置；
3、其中，各所述mos单元均包括：两个轻掺杂漏区、一个多晶硅层和两个第二重掺杂区，其中，所述第二重掺杂区分别位于对应的所述轻掺杂漏区中，以分别用作mos单元的源端和漏端，所述多晶硅层位于两个所述第二重掺杂区之间的衬底表面；
4、其中，相邻的两个所述mos单元共用一个源端或者一个漏端，所述第一重掺杂区将各所述mos单元的漏端分割成第一子漏端和第二子漏端，并且所述第一重掺杂区与所述第一子漏端、所述第二子漏端均保持一定间距；
5、当所述mos器件作为驱动或者电源端口的保护结构使用时，所述第一重掺杂区连接低电平。
6、可选的，在所述用于i/o驱动或者静电保护的mos器件中，当所述mos器件作为驱动使用时，所述多晶硅层连接一控制信号，作为源端的所述第二重掺杂区和所述衬底引出端均连接低电平，作为第一子漏端和第二子漏端的所述第二重掺杂区为输出端；
7、当所述mos器件作为电源端口的保护结构使用时，所述多晶硅层、作为源端的所述第二重掺杂区和所述衬底引出端均连接低电平，作为第一子漏端和第二子漏端的所述第二重掺杂区连接高电平。
8、可选的，在所述用于i/o驱动或者静电保护的mos器件中，所述轻掺杂漏区的深度小于所述第二重掺杂区的深度。
9、可选的，在所述用于i/o驱动或者静电保护的mos器件中，所述mos器件还包括：金属硅化层阻挡层，所述金属硅化物阻挡层覆盖所述第一重掺杂区和所述第一子漏端之间的衬底表面，以及覆盖所述第一重掺杂区和所述第二子漏端之间的衬底表面。
10、可选的，在所述用于i/o驱动或者静电保护的mos器件中，所述mos器件还包括：多晶硅辅助结构，所述多晶硅辅助结构覆盖所述第一重掺杂区和所述第一子漏端之间的衬底表面，以及覆盖所述第一重掺杂区和所述第二子漏端之间的衬底表面。
11、可选的，在所述用于i/o驱动或者静电保护的mos器件中，将所述多晶硅辅助结构浮空，或者，将所述多晶硅辅助结构连接至低电平。
12、本申请技术方案，至少包括如下优点：
13、第一，本申请通过在mos单元的漏端的有源区中引入第一重掺杂区，以将漏端分割成第一子漏端和第二子漏端，并且第一重掺杂区下方无轻掺杂漏区，在漏端和栅端之间的台阶表面不设置金属硅化物阻挡材料(sab)，本申请将器件作为驱动或者电源端口的保护结构使用，通过将第一重掺杂区连接低电平，并适当调整第一重掺杂区与第一子漏端、第二子漏端之间的间距，可以改变击穿电压，和传统esd静电保护结构由寄生的npn泄放esd电流相比，本申请由寄生的n+/pw/p+构成的diode(二极管)泄放esd电流，无snapback现象(回扫现象)，即维持电压和触发电压一致，也无lu(latch-up，闩锁)风险。
14、第二，由于本申请提供的mos器件的漏端和栅端之间的台阶表面无金属硅化物阻挡材料(sab)，漏端可以按照工艺的最小rule设计，降低器件面积。
15、第三，本申请提供的mos器件的漏端是硅化物，漏端电阻较小，和先进工艺目的一致。
本文档来自技高网...【技术保护点】
1.一种用于I/O驱动或者静电保护的MOS器件，其特征在于，包括：衬底、多个MOS单元、多个第一重掺杂区、呈环状的浅沟槽隔离结构和呈环状的衬底引出端，其中，各所述第一重掺杂区对应地位于各所述MOS单元的漏端的有源区中；所述衬底引出端和所述浅沟槽隔离结构均位于所述衬底中，所述浅沟槽隔离结构环绕所述MOS单元设置；所述衬底引出端环绕所述浅沟槽隔离结构设置；
2.根据权利要求1所述的用于I/O驱动或者静电保护的MOS器件，其特征在于，当所述MOS器件作为驱动使用时，所述多晶硅层连接一控制信号，作为源端的所述第二重掺杂区和所述衬底引出端均连接低电平，作为第一子漏端和第二子漏端的所述第二重掺杂区为输出端；
3.根据权利要求2所述的用于I/O驱动或者静电保护的MOS器件，其特征在于，所述轻掺杂漏区的深度小于所述第二重掺杂区的深度。
4.根据权利要求3所述的用于I/O驱动或者静电保护的MOS器件，其特征在于，所述MOS器件还包括：金属硅化层阻挡层，所述金属硅化物阻挡层覆盖所述第一重掺杂区和所述第一子漏端之间的衬底表面，以及覆盖所述第一重掺杂区和所述第二子漏端
5.根据权利要求3所述的用于I/O驱动或者静电保护的MOS器件，其特征在于，所述MOS器件还包括：多晶硅辅助结构，所述多晶硅辅助结构覆盖所述第一重掺杂区和所述第一子漏端之间的衬底表面，以及覆盖所述第一重掺杂区和所述第二子漏端之间的衬底表面。
6.根据权利要求5所述的用于I/O驱动或者静电保护的MOS器件，其特征在于，将所述多晶硅辅助结构浮空，或者，将所述多晶硅辅助结构连接至低电平。
...【技术特征摘要】
1.一种用于i/o驱动或者静电保护的mos器件，其特征在于，包括：衬底、多个mos单元、多个第一重掺杂区、呈环状的浅沟槽隔离结构和呈环状的衬底引出端，其中，各所述第一重掺杂区对应地位于各所述mos单元的漏端的有源区中；所述衬底引出端和所述浅沟槽隔离结构均位于所述衬底中，所述浅沟槽隔离结构环绕所述mos单元设置；所述衬底引出端环绕所述浅沟槽隔离结构设置；
2.根据权利要求1所述的用于i/o驱动或者静电保护的mos器件，其特征在于，当所述mos器件作为驱动使用时，所述多晶硅层连接一控制信号，作为源端的所述第二重掺杂区和所述衬底引出端均连接低电平，作为第一子漏端和第二子漏端的所述第二重掺杂区为输出端；
3.根据权利要求2所述的用于i/o驱动或者静电保护的mos器件，其特征在于，所述轻...
【专利技术属性】
技术研发人员：范炜盛，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。