本发明专利技术公开了一种设置在第一导电类型的半导体衬底上的瞬态电压抑制器（ＴＶＳ）。这种瞬态电压抑制器（ＴＶＳ）包括一个设置并包围在第一导电类型的所述的外延层中的第二导电类型的掩埋掺杂区，其中掩埋掺杂区横向延伸，并具有一个延伸底部结区，与外延层下半部分互相连接，也就构成了所述的瞬态电压抑制器（ＴＶＳ）的稳压二极管；这种瞬态电压抑制器（ＴＶＳ）还包括一个在掩埋掺杂区上方的区域，此区域包括一个第二导电类型的顶部掺杂层，以及一个第二导电类型的顶部接触区，它们与外延层和掩埋掺杂区相结合，形成多个互相连接的ＰＮ结，构成了一个半导体可控整流器（ＳＣＲ），作为一个控向二极管，与稳压二极管一起作用，以便抑制瞬态电压。
【技术实现步骤摘要】
本专利技术涉及一种瞬态电压抑制器(TVS)的电路结构以及制作方法。更确切地说， 本专利技术是关于一种改良的电路结构及其制作方法，这种简化结构是将控向二极管和稳压二 极管结合起来，以降低瞬态电压抑制器(TVS)的电容。
技术介绍
瞬态电压抑制器(TVS)的结合和制备方法，在进一步降低电容的同时，简化制备 过程、降低成本，并减小瞬态电压抑制器(TVS)所占的体积等方面，仍然遇到许多技术难 题。更确切地说，瞬态电压抑制器(TVS)通常用于保护集成电路免受突发过电压产生的影 响。集成电路的设计是在电压的正常范围内使用。但是，静电放电(ESD)、电流快速瞬态以 及雷电、意外的不可控的高电压等情况都可能对电路造成影响。瞬态电压抑制器(TVS)就 是当发生这种高压情况时，用于保护集成电路不被过电压损坏。随着易受过电压损坏的集 成电路器件数量增多，对瞬态电压抑制器(TVS)的需求也日渐增长。瞬态电压抑制器(TVS) 典型应用于USB电源以及数据传输线保护、数字视频接口、高速以太网、笔记本电脑、监视 器以及平板显示器。图1A-1表示带有二极管阵列的瞬态电压抑制器(TVS)电路，通常用于静电放电 (ESD)保护高带宽数据总线。瞬态电压抑制器(TVS)阵列包括一个主稳压二极管与一对控 向二极管(高端控向二极管以及低端控向二极管)。高端控向二极管连接到电压源Vcc，低 端控向二极管连接到接地端GND，输入/输出端连接在高端和低端控向二极管之间。稳压二 极管的尺寸较大，以便作为从高压端(也就是电压源Vcc) —直到接地电压端(也就是Gnd 端)的雪崩二极管。当一个输入/输出(I/O)端加载正向电压时，高端二极管提供正向偏 压，并被大的Vcc-Gnd 二极管(例如稳压二极管)嵌位。高端控向二极管和低端控向二极 管的设计尺寸都很小，以便降低I/O电容，减少在高速线路(例如高速以太网等应用)上的 介入损失。控向二极管与稳压二极管结合在一起使用，已成为一种工业化趋势。图1A-2和 1A-3表示控向二极管和稳压二极管结合起来使用。其高端和低端从外部并不可见。图1A-2 表示高端控向二极管和低端控向二极管与一个单向稳压二极管结合起来。从外面看来，二 极管单元就像是一个电容很低的稳压二极管，但是在内部，高端和低端二极管却与稳压二 极管结合在一起。内部电路与图1A-1所示的电路相同。输入/输出端为阴极，接地端为阳 极。图1A-3表示高端控向二极管和低端控向二极管与一个双向稳压二极管电路集合在一 起。然而，对于电子器件的现代化应用，带有这种结合器件的保护电路必须在不增加布线面 积的基础上实现。而且，必须优化设计方案，在控向二极管的电容和正向偏压之间找到最优 的平衡点，获得更好的整体电压嵌位。图1B-1表示一种传统瞬态电压抑制器(TVS)电路的标准电路图，图1B-2为一横 截面视图，表示采用互补金属氧化物半导体(CMOS)处理技术的瞬态电压抑制器(TVS)电5路，将瞬态电压抑制器(TVS)电路制成集成电路(IC)芯片的真实装置。如图1B-2所示，采 使用互补金属氧化物半导体(CMOS)处理技术，在半导体衬底中制备二极管、NPN和PNP晶 体管，这些二极管和晶体管会沿水平方向延伸。通过使用这种器件布线和器件结构的瞬态 电压抑制器(TVS)电路，在衬底中占有较大的面积。因此，很难将带有如图1B-1和图1B-2 所示的瞬态电压抑制器(TVS)保护电路的电子器件做得很小。本专利的专利技术人在待审批的美国专利申请USll/606，602中提出了一种瞬态电压 抑制器(TVS)电路，带有如图1C所示的新型改良器件结构。图1C表示一种带有主稳压二 极管的瞬态电压抑制器(TVS)电路，主稳压二极管形成在P本体/N-外延结中。由于所形 成的主稳压二极管和高端二极管都带有垂直结构，减小了瞬态电压抑制器(TVS)电路所占 的面积，使得如图1C所示的瞬态电压抑制器(TVS)电路有了明显的改进。这种电路只需使 用两个输入/输出端，以及两套对应的高端和低端二极管。高端控向二极管还通过绝缘沟 道，与主稳压二极管绝缘，以便预防寄生半导体晶闸管沿水平方向突然导通。本专利的专利技术人在另一个待审批的美国专利申请US12/286，817中提出了另一种 瞬态电压抑制器(TVS)电路，带有如图1D所示的新型改良器件结构。图1D表示一对控向 二极管与一个主稳压二极管相结合的瞬态电压抑制器(TVS)电路，其中高端二极管、低端 二极管以及主稳压二极管都是在半导体衬底中的垂直二极管。由于高端二极管与主稳压二 极管部分重叠，因此，瞬态电压抑制器(TVS)所占的面积明显减小，有利于如图1D所示的被 改良型瞬态电压抑制器(TVS)结构所保护的电子器件进一步小型化。还可以选择，将电压 源金属一起省去。这种器件利用源级下沉区，定义高端二极管的区域。但是图1D中所示的 器件在控制整个晶片中的掺杂物的均勻性，以便在由同种制备过程制造的一批多个瞬态电 压抑制器(TVS)晶片中，保持稳定、精确地控制器件性能参数等方面还存在不少的困难。而 且，为了进一步提高器件的性能，仍然有必要继续降低控向二极管的电容。因此，仍然需要简化器件结构，使用更多可控、统一的掺杂结构和特征来制备瞬态 电压抑制器(TVS)。此外，还需要进一步降低控向二极管的电容。为了达到上述目的，我们 必须研发一种带有崭新器件结构和制作方法的新型改良器件。
技术实现思路
因此，本专利技术的一个方面就是为了提出一种带有一对控向二极管(高端二极管和 低端二极管)的改良瞬态电压抑制器(TVS)结构。控向二极管与主稳压二极管结合在一起， 其中高端二极管、低端二极管以及主稳压二极管都是在半导体衬底中的垂直二极管。由于 高端二极管与主稳压二极管部分重叠，因此，瞬态电压抑制器(TVS)所占的面积明显减小。 同时，改良后的器件结构与N-顶部掺杂层和P+接触区下面的P外延层中横向延伸的N掩 埋层形成的多个PN结，可以组成一个底部稳压二极管，同时也作为一个半导体控制整流器 (SCR)，起高端控向二极管的作用。由于半导体控制整流器(SCR)的PN结形成的同等电容 串联在一起，因此，这种器件的电容显著降低。在一个较佳实施例中，N-顶部掺杂层为轻掺 杂，这进一步降低了器件电容。而且，半导体控制整流器(SCR)的N-顶部掺杂层部分是浮 动的，在零偏压下完全耗尽，因此半导体控制整流器(SCR)就像是一个电容很低的普通二 极管，上述技术难题与挑战也随之迎刃而解。本专利技术的一个较佳实施例主要提出了一种设置在第一导电类型的半导体衬底上的瞬态电压抑制器(TVS)。这种瞬态电压抑制器(TVS)包括一个第二导电类型的掩埋掺 杂区，设置在第一导电类型的外延层中，并包围着它，其中掩掩埋掺杂层横向延伸到高端控 向二极管的区域以外，并带有一个与外延层交界的底部延伸结区域，作为瞬态电压抑制器 (TVS)的稳压二极管。这种瞬态电压抑制器(TVS)还包括一个在掩埋掺杂层上方的区域， 这个区域由第二导电类型的顶部掺杂层以及第一导电类型的接触区组成，其中顶面接触区 与外延层和掩埋掺杂区组合，形成多个PN结，构成一个半导体控制整流器(SCR)。这个半 导体控制整流器(SCR)可以作为一个第一控向二极管，与稳压二极管和一第二控向二本文档来自技高网...
【技术保护点】
一种瞬态电压抑制器（ＴＶＳ）包括：一个第一导电类型的半导体衬底；一个设置在所述的半导体衬底上方的第一导电类型的外延层以及一个设置在所述的外延层上方的第二导电类型的顶部掺杂层；一个设置并包围在外延层中的第二导电类型的掩埋掺杂区，其中所述的掩埋掺杂区与其下方的外延层部分界面相接，构成了所述的瞬态电压抑制器（ＴＶＳ）的稳压二极管；以及一个设置在所述的掩埋掺杂区上方的所述的顶部掺杂层上面的第一导电类型的第一接触区，用于形成作为一第一控向二极管的半导体可控整流器（ＳＣＲ），其中所述的半导体可控整流器（ＳＣＲ）在垂直方向上，由第一接触区、顶部掺杂层、外延层以及掩埋掺杂区组成。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：马督儿博德，管灵鹏，翁丽敏，安荷叭剌，
申请(专利权)人：万国半导体有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。