一种采用制造技术

本发明专利技术公开一种采用

【技术实现步骤摘要】
一种采用BGA96封装的多存储信号复用式SMCP芯片


[0001]本专利技术涉及芯片
，特别涉及一种采用
BGA96
封装的多存储信号复用式
SMCP
芯片
。

技术介绍

[0002]为了适应设备小型化的需要，现有的一些存储芯片采用
NOR+PSRAM
的
MCP(Multi
‑
Chip Package)
结构形式，用
NOR Flash(
非易失闪存
)
存储代码和数据，
PSRAM(
伪静态随机存储器
)
存储
MCU
和
DSP
运算的缓存数据，但该结构形式苦于无法直接利用现有电路板的
BGA96
球设计，以致无法大力推动量产
。
本专利技术提出一种可以向上兼容
BGA96
球设计的
SMCP
芯片
。

技术实现思路

[0003]本专利技术的主要目的是提出一种采用
BGA96
封装的多存储信号复用式
SMCP
芯片，旨在减少引脚数量
、
实现芯片的合二为一
。
[0004]一种采用
BGA96
封装的多存储信号复用式
SMCP
芯片，其特征在于，包括：
96
球设计的
PCB
基板
、
设于所述
PCB
基板上的
DDR3SDRAM、SPI NAND FLASH、
第一电阻阵列及第二电阻阵列，所述
SPI NAND FLASH
借助所述第一电阻阵列和第二电阻阵列与
DDR3SDRAM
建立引脚共用，以完成封装
。
[0005]可选地，所述
SPI NAND FLASH
和所述
DDR3SDRAM
垂直堆叠封装；
[0006]可选地，所述
DDR3SDRAM
与
SPI NAND FLASH
共用的引脚包括
J1、J9、L1、L9、M1、M7、N1、P1
；
[0007]可选地，所述
DDR3SDRAM
位于
J1
引脚为
NC
，与所述
SPI NAND FLASH
位于
J1
的引脚
CS
‑
共用；
[0008]可选地，所述
DDR3SDRAM
位于
M1
引脚为
DR3_VSS
，与所述
SPI NAND FLASH
位于
M1
的引脚
WP
‑
/SIO2
共用；
[0009]可选地，所述
DDR3SDRAM
位于
N1
引脚为
DR3_VDD
，与所述
SPI NAND FLASH
位于
N1
的引脚
SPI_VCC
共用
。
[0010]可选地，所述
DDR3SDRAM
位于
P1
引脚为
DR3_VSS
，与所述
SPI NAND FLASH
位于
P1
的引脚
SPI_VSS
共用
。
[0011]本专利技术技术方案通过采用一种采用
BGA96
封装的多存储信号复用式
SMCP
芯片，包括
96
球设计的
PCB
基板
、
设于所述
PCB
基板上的
DDR3SDRAM、SPI NAND FLASH、
第一电阻阵列及第二电阻阵列，所述
SPI NAND FLASH
借助所述第一电阻阵列和第二电阻阵列与
DDR3SDRAM
建立引脚共用，以完成封装，利用现有的
BGA96
封装，可以向上兼容现有的电路板设计，做到引脚最少，芯片合二为一，有效节省了空间，降低了成本，提高了
EMI
性能效果
。
附图说明
[0012]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图
。
[0013]图1为采用
BGA96
封装的
DDR3SDRAM
一实施例的管脚接线示意图；
[0014]图2为采用
BGA96
封装的
SPI NAND FLASH
一实施例的管脚接线示意图；
[0015]图3为本专利技术采用
BGA96
封装的多存储信号复用式
SMCP
芯片一实施例的管脚接线示意图
。
[0016]本专利技术目的的实现
、
功能特点及优点将结合实施例，参照附图做进一步说明
。
具体实施方式
[0017]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚
、
完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例
。
基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围
。
[0018]需要说明，若本专利技术实施例中有涉及方向性指示
(
诸如上
、
下
、
左
、
右
、
前
、
后
……
)
，则该方向性指示仅用于解释在某一特定姿态
(
如附图所示
)
下各部件之间的相对位置关系
、
运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变
。
[0019]另外，若本专利技术实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量
。
由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征
。
另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本专利技术要本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种采用
BGA96
封装的多存储信号复用式
SMCP
芯片，其特征在于，包括：
96
球设计的
PCB
基板
、
设于所述
PCB
基板上的
DDR3SDRAM、SPI NAND FLASH、
第一电阻阵列及第二电阻阵列，所述
SPI NAND FLASH
借助所述第一电阻阵列和第二电阻阵列与
DDR3SDRAM
建立引脚共用，以完成封装
。2.
如权利要求1所述的
SMCP
芯片，其特征在于，所述
SPI NAND FLASH
和所述
DDR3SDRAM
垂直堆叠封装
。3.
如权利要求2所述的
SMCP
芯片，其特征在于，所述
DDR3SDRAM
与
SPI NAND FLASH
共用的引脚包括
J1、J9、L1、L9、M1、M7、N1、P1。4.
如权利要求3所述的
SMCP
芯片，其特征在于，所述
DDR3SDRAM
位于
J1
引脚为
NC
，与所述
SPI NAND ...

【专利技术属性】
技术研发人员：张波，
申请(专利权)人：深圳市芯存科技有限公司，
类型：发明
国别省市：