一种SMCP芯片制造技术

本发明专利技术公开一种SMCP芯片，包括PCB基板，封装在所述PCB基板正面的SPI NAND FLASH和DDR3SDRAM，以及设置在所述PCB基板背面的18个焊盘；所述SPI NAND FLASH设置有至少8个管脚，所述DDR3SDRAM设置有12个管脚，所述SPI NAND FLASH的8个管脚分别与其中8个所述焊盘电连接，所述DDR3SDRAM的12个管脚分别与另外12个所述焊盘电连接。本发明专利技术的SMCP芯片集成了SPINAND和DDR3，提升了擦写次数，实现了产品小型化。型化。型化。

【技术实现步骤摘要】
一种SMCP芯片


[0001]本专利技术涉及芯片
，特别涉及一种SMCP芯片。

技术介绍

[0002]为了适应设备小型化的需要，现有的一些存储芯片采用NOR+PSRAM的MCP(Multi
‑
Chip Package)结构形式，用NOR Flash(非易失闪存)存储代码和数据，PSRAM(伪静态随机存储器)存储MCU和DSP运算的缓存数据，但苦于芯片设计不够稳定，擦写次数不够多，散热设计不够好，且空间利用也不佳。亟需提出一种运算能力更强的多芯片封装，提升擦写次数且节省空间。

技术实现思路

[0003]本专利技术的主要目的是提出一种SMCP芯片，旨在实现多芯片封装的同时节省空间。
[0004]为实现上述目的，包括PCB基板，封装在所述PCB基板正面的SPI NAND FLASH和DDR3SDRAM，以及设置在所述PCB基板背面的18个焊盘；所述SPI NAND FLASH设置有至少8个管脚，所述DDR3SDRAM设置有12个管脚，所述SPI NAND FLASH的8个管脚分别与其中8个所述焊盘电连接，所述DDR3SDRAM的12个管脚分别与另外12个所述焊盘电连接。
[0005]可选地，所述SPI NAND FLASH和所述DDR3SDRAM并列封装；
[0006]可选地，所述PCB基板为矩形，所述PCB基板的左右侧边沿各设置有6个所述焊盘，上侧边沿设置有2个所述焊盘，下侧边沿设置有6个所述焊盘，每个边沿的所述焊盘等间隔排布，上、下两个边沿的焊盘对称设置，左、右两个边沿的焊盘对称设置；
[0007]可选地，右侧的6个焊盘分别与SPI NAND FLASH的CS
‑
管脚、SI/IO0管脚、SO/IO1管脚、WP
‑
/IO2管脚、HOLD
‑
/IO3管脚、SCK管脚连接，左侧的6个焊盘分别与DDR3SDRAM的DR3ADR管脚、DR3BA管脚、DR3_RESET
‑
管脚、DR3_DQ管脚、DR3CAS
‑
管脚连接；
[0008]可选地，顶侧的2个焊盘分别与SPI NAND FLASH的SPI_VCC管脚、SPI_VSS管脚，底侧的6个焊盘分别与DDR3SDRAM的DR3RESET管脚、DR3_VSSQ管脚、DR3CKE管脚、DR3CLK管脚、DR3CS管脚、DR3ODT管脚、DR3DQS00管脚、DR3DM00管脚连接；
[0009]可选地，所述PCB基板的正面包覆有塑封胶。
[0010]本专利技术技术方案通过采用一种SMCP芯片，在PCB基板背面设置数量与SPI NAND FLASH和DDR3SDRAM的管脚总数相同的焊盘，SPI NAND FLASH和DDR3SDRAM的各管脚分别与各焊盘连接，从而SPI NAND FLASH和DDR3SDRAM的之间不复用管脚，提升了擦写次数，实现了产品小型化。
附图说明
[0011]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以
NAND闪存，除了VCC和GND引脚之外还有六条信号线。信号线为：SCK、SI、SO、CS、HOLD#、WP#。
[0021]可选地，所述SPI NAND FLASH和所述DDR3SDRAM并列封装。
[0022]可选地，所述PCB基板为矩形，所述PCB基板的左右侧边沿各设置有6个所述焊盘，上侧边沿设置有2个所述焊盘，下侧边沿设置有6个所述焊盘，每个边沿的所述焊盘等间隔排布，上、下两个边沿的焊盘对称设置，左、右两个边沿的焊盘对称设置。
[0023]可选地，右侧的6个焊盘分别与SPI NAND FLASH的CS
‑
管脚、SI/IO0管脚、SO/IO1管脚、WP
‑
/IO2管脚、HOLD
‑
/IO3管脚、SCK管脚连接，左侧的6个焊盘分别与DDR3SDRAM的DR3_ADR管脚、DR3_BA管脚、DR3_RESET
‑
管脚、DR3_DQ管脚、DR3_CAS
‑
管脚连接。
[0024]可选地，顶侧的2个焊盘分别与SPI NAND FLASH的SPI_VCC管脚、SPI_VSS管脚，底侧的6个焊盘分别与DDR3SDRAM的DR3_RESET管脚、DR3_VSSQ管脚、DR3_CKE管脚、DR3_CLK管脚、DR3_CS管脚、DR3ODT管脚、DR3_DQS00管脚、DR3_DM00管脚连接。
[0025]具体地，参考图2，可知SMCP芯片的具体管脚，各管脚的具体含义如下表示：
[0026][0027][0028][0029][0030]可选地，所述PCB基板的正面包覆有塑封胶。如此，能够有效把PCB基板、SPI NAND FLASH和DDR3SDRAM封装一体，有效保证密封防水性。
[0031]以上所述仅为本专利技术的优选实施例，并非因此限制本专利技术的专利范围，凡是在本专利技术的专利技术构思下，利用本专利技术说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的
均包括在本专利技术的专利保护范围内。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SMCP芯片，其特征在于，包括PCB基板，封装在所述PCB基板正面的SPI NAND FLASH和DDR3SDRAM，以及设置在所述PCB基板背面的18个焊盘；所述SPI NAND FLASH设置有至少8个管脚，所述DDR3SDRAM设置有12个管脚，所述SPI NAND FLASH的8个管脚分别与其中8个所述焊盘电连接，所述DDR3SDRAM的12个管脚分别与另外12个所述焊盘电连接。2.如权利要求1所述的SMCP芯片，其特征在于，所述SPI NAND FLASH和所述DDR3SDRAM并列封装。3.如权利要求1所述的SMCP芯片，其特征在于，所述PCB基板为矩形，所述PCB基板的左右侧边沿各设置有6个所述焊盘，上侧边沿设置有2个所述焊盘，下侧边沿设置有6个所述焊盘，每个边沿的所述焊盘等间隔排布，上、下两个边沿的焊盘对称设置，左、右两个边沿的焊盘对称设置。4.如权利要求3所述的SMCP芯片，其特征在于，右侧的6个焊盘分别与SP...

【专利技术属性】
技术研发人员：张波，黄柱光，
申请(专利权)人：深圳市芯存科技有限公司，
类型：发明
国别省市：