一种低功耗待机制造技术

本发明专利技术公开了一种低功耗待机

【技术实现步骤摘要】
一种低功耗待机nandflash芯片结构及其制备方法


[0001]本专利技术涉及芯片
，具体为一种低功耗待机
nandflash
芯片结构及其制备方法
。

技术介绍

[0002]Nand
‑
flash
存储器是
flash
存储器的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案
。Nand
‑
flash
存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机
、MP3
随身听记忆卡
、
体积小巧的
U
盘等；
[0003]目前制作
Nand
‑
flash
存储器的半导体芯片的特征尺寸已经变得非常小，希望在二维的芯片结构中增加半导体器件的数量变得越来越困难，因此三维封装，即将多个芯片堆叠封装成为一种能有效提高芯片集成度的方法
。
目前的三维封装包括基于引线键合的芯片堆叠
(Die Stacking)、
封装堆叠
(PackageStacking)
和基于硅通孔
(Through Silicon Via
，
TSV)
的三维堆叠
。
其中，利用硅通孔的三维堆叠技术具有以下三个优点：
(1)
高密度集成；
(2)<br/>大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片
(SOC)
技术中的信号延迟等问题；
(3)
利用硅通孔技术，可以把具有不同功能的芯片
(
如射频
、
内存
、
逻辑
、MEMS
等
)
集成在一起来实现封装芯片的多功能
。
因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术
。
[0004]硅通孔的三维堆叠技术需要在芯片内形成若干硅通孔，在硅通孔内增设铜，铜可起到导体连通作用，铜的两端凸出于通孔，从而在对芯片进行三位堆叠时，上下两硅片的铜可相互接触，以达到通电效果，但是其存在的问题时，凸出于芯片铜会占用两芯片之间的空间，导致堆叠后的芯片体积仍然较大，即现有的芯片还存在进一步微型化的空间
。

技术实现思路

[0005]针对现有技术的不足，本专利技术提供了一种低功耗待机
nandflash
芯片结构及其制备方法，解决了芯片体积仍然较大的问题
。
[0006]为实现以上目的，本专利技术通过以下技术方案予以实现：一种低功耗待机
nandflash
芯片结构，包括单硅片以及由单硅片上下堆叠形成的多层堆叠硅，还包括：通孔，所述通孔设在单硅片上，且通孔具有两端口，且两端口的直径不同；绝缘层
、
阻挡层和喷铜层，所述绝缘层
、
阻挡层和喷铜层从通孔的内壁向着圆心的方向依次设置，且绝缘层
、
阻挡层和喷铜层适配通孔的内壁；填充铜，所述填充铜位于喷铜层内表面；凸起部位，所述凸起部位是通过绝缘层
、
阻挡层和喷铜层靠近通孔小直径的一端形成的，且凸起部位凸出于通孔小直径端，上方的所述通孔的凸起部位能够插入下方通孔的大直径端内，所述通孔的大直径端设有容纳空间
。
[0007]进一步地，所所述喷铜层与阻挡层之间设有树脂缓冲层，所述树脂缓冲层下端设为加厚部，所述加厚部为凸起部位的一部分
。
[0008]进一步地，所述通孔为阶梯形通孔，所述阶梯形通孔包括上端的宽孔
、
下端的窄孔以及用于连接宽孔与窄孔的阶梯部，所述绝缘层
、
阻挡层和喷铜层分别为阶梯形绝缘层
、
阶梯形阻挡层和阶梯喷铜层
。
[0009]进一步地，所述阶梯形绝缘层包括电镀在宽孔内表面的宽径绝缘部
、
电镀在阶梯部内表面的连接绝缘部
、
电镀在窄孔内表面的窄径绝缘部以及电镀在窄孔下端周围的绝缘凸起部
。
[0010]进一步地，所述阶梯形绝缘层包括电镀在宽径绝缘部内表面的宽径阻挡部
、
电镀在连接绝缘部内表面的连接阻挡部
、
电镀在窄径绝缘部内表面的窄径阻挡部以及电镀在绝缘凸起部下表面周围的阻挡下延部
。
[0011]进一步地，所述树脂缓冲层涂覆在阶梯形阻挡层的内表面，所述加厚部位于阻挡下延部下表面，所述阶梯喷铜层包括喷涂在树脂缓冲层内表面的宽径铜部
、
连接铜部与窄径铜部，所述加厚部的下端面喷涂有铜下延部
。
[0012]进一步地，所述通孔为圆台形通孔，所述圆台形通孔包括宽径端为窄径端，所述绝缘层
、
阻挡层和喷铜层分别为圆台形绝缘层
、
圆台形阻挡层和圆台形喷铜层；
[0013]所述圆台形绝缘层电镀在圆台形通孔的内表面，所述圆台形阻挡层电镀在圆台形绝缘层的内表面且延伸至下表面，所述树脂缓冲层涂覆在圆台形阻挡层的内表面，所述加厚部涂覆在且圆台形阻挡层的下表面，所述圆台形喷铜层喷涂在树脂缓冲层的内表面且延伸至加厚部下表面，所述圆台形绝缘层的下端
、
圆台形阻挡层的下端
、
加厚部与铜下延部形成凸起部位
。
[0014]进一步地，还包括由封装底壳和封装上壳组成的封装外壳，所述封装于封装外壳内
。
[0015]一种制备方法，应用于权利要求中的低功耗待机
nandflash
芯片结构：
[0016]S1
：将单硅片使用深反应离子刻蚀设备循环通入刻蚀气体，在
Si
片上得到两端端口直径不同的单硅片，且端口直径分别为
30
微米和
20
微米；
[0017]S2
：在两端端口直径不同的通孔的内表面以及小直径端周围电镀沉积一层二氧化硅，通孔内表面的二氧化硅作为绝缘层，以防止硅导电引起的
TSV
漏电及串扰，通孔小直径端周围电镀沉积一层的绝缘层用于成凸起部位的一部分；
[0018]S3
：在绝缘层内表面以及下端绝缘层上电镀沉积一层阻挡层，所述阻挡层为钛或钽，绝缘层内表面的阻挡层防止二氧化硅外渗
,
下端绝缘层上的阻挡层用于形成凸起部位的一部分；
[0019]S4
：在阻挡层的内表面涂覆一层树脂缓冲层，涂覆厚度为1‑
2mil
，在下端阻挡层下断面涂敷加厚部，所述加厚部的涂覆厚度为6‑
10mil
，加厚部能够增大凸起部位的厚度；
[0020]S5
：在树脂缓冲层的内表面喷涂铜粉，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种低功耗待机
nandflash
芯片结构，包括单硅片
(1)
以及由单硅片
(1)
上下堆叠形成的多层堆叠硅
(14)
，其特征在于：还包括：通孔，所述通孔设在单硅片
(1)
上，且通孔具有两端口，且两端口的直径不同；绝缘层
、
阻挡层和喷铜层，所述绝缘层
、
阻挡层和喷铜层从通孔的内壁向着圆心的方向依次设置，且绝缘层
、
阻挡层和喷铜层适配通孔的内壁；填充铜
(13)
，所述填充铜
(13)
位于喷铜层内表面；凸起部位，所述凸起部位是通过绝缘层
、
阻挡层和喷铜层靠近通孔小直径的一端形成的，且凸起部位凸出于通孔小直径端，上方的所述通孔的凸起部位能够插入下方通孔的大直径端内，所述通孔的大直径端设有容纳空间
(4)。2.
根据权利要求1所述的一种低功耗待机
nandflash
芯片结构，其特征在于：所述喷铜层与阻挡层之间设有树脂缓冲层
(7)
，所述树脂缓冲层
(7)
下端设为加厚部
(71)
，所述加厚部
(71)
为凸起部位的一部分
。3.
根据权利要求2所述的一种低功耗待机
nandflash
芯片结构，其特征在于：所述通孔为阶梯形通孔
(2)
，所述阶梯形通孔
(2)
包括上端的宽孔
(21)、
下端的窄孔
(22)
以及用于连接宽孔
(21)
与窄孔
(22)
的阶梯部
(23)
，所述绝缘层
、
阻挡层和喷铜层分别为阶梯形绝缘层
(3)、
阶梯形阻挡层
(5)
和阶梯喷铜层
(6)。4.
根据权利要求3所述的一种低功耗待机
nandflash
芯片结构，其特征在于：所述阶梯形绝缘层
(3)
包括电镀在宽孔
(21)
内表面的宽径绝缘部
(31)、
电镀在阶梯部
(23)
内表面的连接绝缘部
(32)、
电镀在窄孔
(22)
内表面的窄径绝缘部
(33)
以及电镀在窄孔
(22)
下端周围的绝缘凸起部
(34)。5.
根据权利要求4所述的一种低功耗待机
nandflash
芯片结构，其特征在于：所述阶梯形绝缘层
(3)
包括电镀在宽径绝缘部
(31)
内表面的宽径阻挡部
(51)、
电镀在连接绝缘部
(32)
内表面的连接阻挡部
(52)、
电镀在窄径绝缘部
(33)
内表面的窄径阻挡部
(53)
以及电镀在绝缘凸起部
(34)
下表面周围的阻挡下延部
(54)。6.
根据权利要求5所述的一种低功耗待机
nandflash
芯片结构，其特征在于：所述树脂缓冲层
(7)
涂覆在阶梯形阻挡层
(5)
的内表面，所述加厚部
(71)
位于阻挡下延部
(54)
下表面，所述阶梯喷铜层
(6)
包括喷涂在树脂缓冲层
(7)
内表面的宽径铜部
(61)、
连接铜部
(62)
与窄径铜部
(63)
，所述加厚部
(71)
的下端面喷涂有铜下延部
(...

【专利技术属性】
技术研发人员：黄柱光，张波，
申请(专利权)人：深圳市芯存科技有限公司，
类型：发明
国别省市：