一种同步整流控制芯片的封装结构制造技术

本实用新型专利技术实施例涉及一种同步整流控制芯片的封装结构，同步整流控制芯片包括输入端A和输出端K，封装结构的内部包括：同步整流芯片、功率MOS管和合封电容；封装结构内具有第一基岛和第二基岛，两个基岛通过绝缘层隔离；输入端A由第一基岛引出，输出端K由第二基岛引出；同步整流芯片和合封电容设置在第一基岛中，功率MOS管设置在第二基岛中；同步整流芯片的电压源引脚VCC和控制电源引脚VCCH接合封电容的第一端；合封电容的第二端连接第一基岛；同步整流芯片的接地引脚GND和功率地引脚GNDP接第一基岛；同步整流芯片的输出引脚K接第二基岛；功率MOS管的栅极接同步整流芯片的控制引脚GT，源极接第一基岛，漏极通过导电胶和第二基岛相接。二基岛相接。二基岛相接。

【技术实现步骤摘要】
一种同步整流控制芯片的封装结构


[0001]本技术涉及集成电路
，尤其涉及一种同步整流控制芯片的封装结构。

技术介绍

[0002]同步整流芯片是一种用于电力转换系统的关键器件，用于改善功率转换的效率和性能。传统的整流电路使用二极管进行整流，但二极管具有较大的导通压降，同时开关速度也较慢，导致能量损耗和电路效率低下。
[0003]同步整流芯片通过使用同步开关(通常是功率MOSFET)来替代二极管，实现电能的高效转换。当输入电压的极性使得开关导通时，同步整流控制芯片将电能传输到负载。当输入电压的极性使得开关关断时，同步整流控制芯片关闭通路，防止反向电流的产生。
[0004]然而，分立的同步整流芯片和功率MOSFET的组合也存在一些缺陷，它们之间需要通过外部连线或连接器实现连接，设计复杂性也增加了可靠性的风险。同时，引脚的数量和布局也可能受到限制。同时，采用这样的设计会导致整体尺寸较大，不利于有限空间的应用，也不符合小尺寸化的设计需求。由于存在较多的连接线和引脚，使得电路对于电磁干扰更为敏感，外界电磁干扰可能会影响信号传输和系统性能。此外，对于大功率应用环境，在热管理方面也可能面临挑战，多颗芯片之间存在热梯度，热量传递和散热存在不够高效的问题，这也会导致整体系统性能下降。

技术实现思路

[0005]本技术的目的是提供一种同步整流控制芯片的封装结构，通过合封电容、功率MOS和同步整流芯片构造同步整流控制芯片，最大程度的优化了管脚，既能满足高功率快速同步整流控制的需求，又能节省设计面积，提高可靠性。
[0006]为此，本技术实施例提供了一种同步整流控制芯片的封装结构，所述同步整流控制芯片包括输入端A和输出端K，所述封装结构的内部包括：同步整流芯片、功率MOS管和合封电容；
[0007]所述封装结构内具有第一基岛和第二基岛，所述第一基岛和第二基岛通过绝缘层隔离；所述输入端A由所述第一基岛引出，所述输出端K由第二基岛引出；所述同步整流芯片和合封电容设置在所述第一基岛中，所述功率MOS管设置在第二基岛中；
[0008]所述同步整流芯片的电压源引脚VCC和控制电源引脚VCCH接所述合封电容的第一端；所述合封电容的第二端连接所述第一基岛；所述同步整流芯片的接地引脚GND和功率地引脚GNDP接所述第一基岛；所述同步整流芯片的输出引脚K接所述第二基岛；
[0009]所述功率MOS管的栅极接所述同步整流芯片的控制引脚GT，源极接所述第一基岛，漏极通过导电胶和所述第二基岛相接。
[0010]优选的，所述同步整流芯片的时钟引脚TCK置空。
[0011]优选的，所述各引脚与基岛、合封电容和功率MOS管的栅极之间，所述基岛与所述
合封电容之间，以及所述功率MOS管的源极与第一基岛之间，均通过打线连接。
[0012]进一步优选的，所述打线的线径为1.1mil。
[0013]优选的，对应所述第一基岛和第二基岛位置的芯片背面裸露铜皮。
[0014]本技术实施例提供的同步整流控制芯片的封装结构，通过合封电容、功率MOS和同步整流芯片构造同步整流控制芯片，最大程度的优化了管脚，既能满足高功率快速同步整流控制的需求，又能节省设计面积，提高可靠性。通过将基岛背面漏铜皮，使得该芯片在应用时能够将背面直接焊接在PCB板上，保证优异且均衡的散热性能。
附图说明
[0015]图1为本技术提供的同步整流控制芯片的封装结构示意图。
具体实施方式
[0016]下面通过附图和实施例，对本技术的技术方案做进一步的详细描述。
[0017]本技术实施例提供了一种同步整流控制芯片的封装结构，如图1所示，包括：
[0018]同步整流控制芯片包括输入端A和输出端K，封装结构的内部包括：同步整流芯片1、功率MOS管2和合封电容3；通过合封电容3与PCB板的电路连接，为同步整流控制芯片提供确保芯片正常工作的稳定电源电压。
[0019]封装结构内具有第一基岛4和第二基岛5，第一基岛4和第二基岛5通过绝缘层隔离；输入端A由第一基岛4引出，输出端K由第二基岛5引出；同步整流芯片1和合封电容3设置在第一基岛4中，功率MOS管2设置在第二基岛5中。
[0020]同步整流芯片1的电压源引脚VCC和控制电源引脚VCCH接合封电容3的第一端；合封电容3的第二端连接第一基岛4；同步整流芯片1的接地引脚GND和功率地引脚GNDP接第一基岛4；同步整流芯片1的输出引脚K接第二基岛5；同步整流芯片的时钟引脚TCK置空。
[0021]功率MOS管2的栅极G接同步整流芯片1的控制引脚GT，源极S接第一基岛4，漏极D(图中未示出)通过导电胶和第二基岛5相接。
[0022]对应第一基岛4和第二基岛5位置的芯片背面具有裸露铜皮。使得该芯片在应用时能够将背面直接焊接在PCB板上，保证优异且均衡的散热性能。
[0023]上述各引脚与基岛、合封电容3和功率MOS管2的栅极G之间、基岛与合封电容3之间，以及功率MOS管2的源极S与第一基岛4之间，均通过打线连接。在一个具体的例子中，同步整流芯片1压焊点的Al厚为1.8微米，压焊点尺寸80*80微米2，打线的线径为1.1mil(1mil＝0.001英寸)。
[0024]在一个具体的例子中，功率MOS管2采用100R25功率MOS或者采用45R20功率MOS，同步整流芯片1采用DK059B1型号的芯片。
[0025]需要说明的是，本技术提出的封装结构，其具体采用的MOS管型号和同步整流芯片的型号及尺寸均可根据实际应用环境和系统参数要求来确定具体选用。以上仅为一种可以实现的具体方式，不用以限定其能够实际实现的范围。
[0026]本技术实施例提供的同步整流控制芯片的封装结构，同步整流控制芯片的封装结构，通过合封电容、功率MOS和同步整流芯片构造同步整流控制芯片，最大程度的优化了管脚，既能满足高功率快速同步整流控制的需求，又能节省设计面积，提高可靠性。通过
将基岛背面漏铜皮，使得该芯片在应用时能够将背面直接焊接在PCB板上，保证优异且均衡的散热性能。
[0027]以上所述的具体实施方式，对本技术的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本技术的具体实施方式而已，并不用于限定本技术的保护范围，凡在本技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种同步整流控制芯片的封装结构，其特征在于，所述同步整流控制芯片包括输入端A和输出端K，所述封装结构的内部包括：同步整流芯片、功率MOS管和合封电容；所述封装结构内具有第一基岛和第二基岛，所述第一基岛和第二基岛通过绝缘层隔离；所述输入端A由所述第一基岛引出，所述输出端K由第二基岛引出；所述同步整流芯片和合封电容设置在所述第一基岛中，所述功率MOS管设置在第二基岛中；所述同步整流芯片的电压源引脚VCC和控制电源引脚VCCH接所述合封电容的第一端；所述合封电容的第二端连接所述第一基岛；所述同步整流芯片的接地引脚GND和功率地引脚GNDP接所述第一基岛；所述同步整流芯片的输出引...

【专利技术属性】
技术研发人员：谢勇，赵少峰，何志刚，程兆辉，
申请(专利权)人：东科半导体安徽股份有限公司，
类型：新型
国别省市：