半导体器件及形成其接合结构的方法技术

实施例半导体器件可以包括电互连层、电耦合到电互连层的接合焊盘、包括部分地覆盖接合焊盘表面的第一膜和部分地覆盖第一膜的第二膜的堆叠膜结构，在接合焊盘的部分表面上形成在第一膜中的第一孔，形成在第二膜中使得第二孔大于第一孔并且形成在第一孔上方使得第一孔完全位于第二孔的区域下方的第二孔，以及形成为与焊盘接触的焊料材料部。焊料材料部可以包括小于第二孔的尺寸的第一宽度，使得焊料材料部不接触第二膜。本申请的实施例还公开了一种形成半导体器件的接合结构的方法。种形成半导体器件的接合结构的方法。种形成半导体器件的接合结构的方法。

【技术实现步骤摘要】
半导体器件及形成其接合结构的方法


[0001]本申请的实施例涉及半导体
，更具体地，涉及半导体器件及形成其接合结构的方法。

技术介绍

[0002]半导体器件用于各种电子应用，诸如个人电脑、手机、数码相机和其他电子设备。通常通过在半导体衬底上顺序沉积绝缘层或介电层、导电层和半导体材料层，并使用光刻技术对各种材料层进行图案化以在其上形成电路部件和元件来制造半导体器件。通常在单个半导体晶圆上制造数十个、数百个或数千个集成电路，晶圆上的各个管芯通过沿着划线在集成电路之间锯切而被分割。例如，单个管芯通常分开封装在多芯片模块中或其他类型的封装件中。
[0003]除了较小的电子元件外，改进元件的封装可以提供比以前的封装件占用更少面积的更小封装件。示例方法包括四方扁平封装(QFP)、针脚栅格阵列(PGA)、球栅阵列(BGA)、倒装芯片(FC)、三维集成电路(3DIC)、晶圆级封装(WLP)、封装上封装(PoP)、片上系统(SoC)或集成电路上系统(SoIC)器件。这些三维器件中的一些(例如，3DIC、SoC、SoIC)通过将芯片放置在半导体晶圆级上的芯片上方来制备。由于减少了堆叠芯片之间的互连件的长度，这些三维器件提供了改进的集成密度和其他优点，诸如更快的速度和更高的带宽。然而，在制造和操作三维器件方面存在许多相关挑战。

技术实现思路

[0004]根据本申请的实施例的一个方面，提供了一种半导体器件，包括：电互连层；接合焊盘，电耦合到电互连层；堆叠膜结构，包括部分地覆盖接合焊盘的表面的第一膜和部分地覆盖第一膜的第二膜；第一孔，形成在接合焊盘的表面的部分上方的第一膜中；第二孔，形成在第二膜中使得第二孔大于第一孔，并且形成在第一孔上方使得第一孔完全地位于第二孔的区域下方；以及焊料材料部，形成为与接合焊盘接触，其中，焊料材料部包括小于第二孔的尺寸的第一宽度，使得焊材材料部不接触第二膜。
[0005]根据本申请的实施例的另一个方面，提供了一种半导体器件，包括：第一半导体封装件，包括第一半导体管芯和电耦合到第一半导体管芯的第一接合焊盘；第二半导体封装件，包括第二半导体管芯和电耦合到第二半导体芯片的第二接合焊盘；以及焊料材料部，将第一半导体封装件的第一接合焊盘电连接到第二半导体封装件的第二接合焊盘，其中，第一半导体封装件还包括堆叠膜结构，堆叠膜结构包括部分地覆盖第一接合焊盘的表面的第一膜和部分地覆盖第一膜的第二膜，并且其中，第二膜与焊料材料部分离。
[0006]根据本申请的实施例的又一个方面，提供了一种形成半导体器件的接合结构的方法，包括：在电互连层的接合焊盘上方形成第一膜；在第一膜上方形成第二膜；在第一膜中形成第一孔并且在第二膜中形成第二孔使得第一孔暴露接合焊盘的部分，并且第二孔形成在第一孔上方使得第一孔完全地位于第二孔的区域下方；以及形成与接合焊盘接触但与第
二膜分离的焊料材料部。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1A是相关半导体器件的垂直截面图。
[0009]图1B是图1A的相关半导体器件的部分的放大垂直截面图。
[0010]图2A是根据多种实施例的具有改进的机械性能的半导体器件的部分的垂直截面图。
[0011]图2B是根据多种实施例的图2A的半导体器件的部分的水平截面图。
[0012]图3A是根据多种实施例的可以用于形成接合结构的中间结构的垂直截面图。
[0013]图3B是根据多种实施例的可以用于形成接合结构的另一中间结构的垂直截面图。
[0014]图3C是根据多种实施例的可以用于形成接合结构的另一中间结构的垂直截面图。
[0015]图3D是根据多种实施例的可以用于形成接合结构的另一中间结构的垂直截面图。
[0016]图3E是根据多种实施例的可以用于形成接合结构的另一中间结构的垂直截面图。
[0017]图4是根据多种实施例的可以用于形成半导体器件的中间结构的垂直截面图。
[0018]图5是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0019]图6是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0020]图7是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0021]图8是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0022]图9是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0023]图10是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0024]图11是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0025]图12是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0026]图13是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0027]图14是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0028]图15是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0029]图16是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0030]图17是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0031]图18是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
[0032]图19A是根据多种实施例的半导体器件的垂直截面图。
[0033]图19B是根据多种实施例的另一半导体器件的垂直截面图。
[0034]图20是示出根据多种实施例的形成半导体器件的接合结构的方法的操作的流程图。
具体实施方式
[0035]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0036]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：电互连层；接合焊盘，电耦合到所述电互连层；堆叠膜结构，包括部分地覆盖所述接合焊盘的表面的第一膜和部分地覆盖所述第一膜的第二膜；第一孔，形成在所述接合焊盘的所述表面的部分上方的所述第一膜中；第二孔，形成在所述第二膜中使得所述第二孔大于所述第一孔，并且形成在所述第一孔上方使得所述第一孔完全地位于所述第二孔的区域下方；以及焊料材料部，形成为与所述接合焊盘接触，其中，所述焊料材料部包括小于所述第二孔的尺寸的第一宽度，使得所述焊材材料部不接触所述第二膜。2.根据权利要求1所述的半导体器件，其中，所述焊料材料部包括第二宽度，所述第二宽度与所述第一孔的尺寸相同，使得所述焊料材料部与所述第一膜接触。3.根据权利要求1所述的半导体器件，还包括形成在所述焊料材料部和所述第二孔的边缘之间的底部填充材料部。4.根据权利要求1所述的半导体器件，其中，所述第一膜包括聚合物材料，并且所述第二膜包括环氧树脂材料。5.根据权利要求1所述的半导体器件，还包括：第一封装件，包括第一半导体管芯，其中，所述电互连层电耦合到所述第一半导体管芯，其中，所述电互连层形成为所述第一封装件的第一侧上的再分布层的部分，并且其中，所述第一半导体管芯被配置为片上系统管芯。6.根据权利要求1所述的半导体器件，其中，所述第一孔包括第一宽度，所述第一宽度在从100微米到300微米的范围内，并且其中，所述第二孔包括在从110微米到500微...

【专利技术属性】
技术研发人员：安兰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：