【技术实现步骤摘要】
本专利技术涉及状态机的数字电路设计，更具体地说，涉及提高数字电路设计效率的 系统、方法和计算机产品。
技术介绍
可以使用状态方程和状态变量建立带有存储元件的电路的模型以描述系统的行 为和状态。系统的一组完整状态变量外加定义状态间转变的逻辑通常包含足以计算系统的 未来行为的与系统历史有关的信息。简化模型来减少状态变量数，或简化定义状态转变的 逻辑可降低分析模型(例如，以确保它符合给定规范)的计算成本。综合和检验状态变量模型需要大量计算资源。缩减设计大小的过程有利于降低计 算要求，因而增强了逻辑综合和检验能力。需要一种在相对于检验结果保持设计行为的同 时缩减设计大小的自动化的方法。
技术实现思路
此处披露的实施例通过提供用于评估特定门对时序设计行为的影响的框架而解 决了上述需求。该框架包括时序余因子分解(sequentialcofactoring)方法，即按照特定 时间步切换门值的电路引入方法。该框架归纳了组合切换分析，后者可用于诸如评估可观 测性无关状况(“observability don't care condition”，即可在其下去除门的状况)之 类的应用，以...
【技术保护点】
一种用于时序电路网表的基于时序余因子的电路设计的方法，所述方法包括：选择时序电路的任意门以便进行分析；配置所述时序电路网表以将所述任意门连接到多路复用器；配置所述时序电路网表以将选择器控制电路连接到所述任意门的选择器输入端；检测施加到所述选择器输入端的ｃｔｉｍｅ信号；响应于所述ｃｔｉｍｅ信号，将多路复用器输出端设置为更改任意门输出；以及判定在将所述多路复用器输出端设置为更改任意门输出的时间期间所述时序电路的行为是否保持等效。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：JR鲍姆加特纳，RL坎茨尔曼，H莫尼，V帕鲁蒂，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。