时钟传输电路和半导体设备制造技术

本申请涉及时钟传输电路和半导体设备。一种时钟传输电路包括：时钟驱动器电路，其适于传输时钟并且响应于升压信号而调整其驱动力；低通滤波器电路，其适于接收时钟并输出初始化信号；以及升压信号发生电路，其适于生成升压信号，该升压信号响应于初始化信号而被激活并且响应于时钟而被停用。且响应于时钟而被停用。且响应于时钟而被停用。

【技术实现步骤摘要】
时钟传输电路和半导体设备


[0001]本专利技术的实施方式涉及用于在多种集成电路中传输时钟的时钟传输电路。

技术介绍

[0002]包括存储器装置的各种集成电路正被开发为具有高容量并且以低功耗高速操作。半导体装置被设计为与频率越来越高的时钟同步操作以实现高速化的目的。
[0003]如今，时钟的频率越来越高于千兆赫兹(GHz)，并且为了使半导体装置准确地与高频时钟同步操作，时钟也必须非常准确。换言之，如果时钟具有大量的抖动或者占空比偏离50:50，则与时钟同步操作的半导体装置的操作定时也会发生偏移，使得不可能保证稳定的电路操作。
[0004]时钟传输电路用于在半导体装置内部传输时钟或在半导体装置之间传输时钟，并且要求由时钟传输电路传输的时钟具有高质量。

技术实现思路

[0005]本专利技术的实施方式提供涉及能够传输高质量时钟的时钟传输电路。
[0006]根据本专利技术的实施方式，一种时钟传输电路包括：时钟驱动器电路，其适于传输时钟并且响应于升压信号而调整其驱动力；低通滤波器电路，其适于接收时钟并输出初始化信号；以及升压信号发生电路，其适于生成升压信号，升压信号响应于初始化信号而被激活并且响应于时钟而被停用。
[0007]根据本专利技术的另一实施方式，一种时钟传输电路包括：时钟驱动器电路，其适于传输时钟；以及驱动力控制电路，其适于在时钟处于低频率的区段中增大时钟驱动器电路的输出的上升转变驱动力，并且在时钟处于高频率的区段中减小上升转变驱动力。
[0008]根据本专利技术的又一实施方式，一种半导体设备包括：时钟驱动器，其被配置为驱动输入时钟以输出输出时钟，输入时钟在复位区段中保持高，在前同步码区段中保持低，并且在后同步码区段中翻转，并且重复包括复位区段、前同步码区段和后同步码区段的区段的集合；低通滤波器，其被配置为生成初始化信号，该初始化信号在输入时钟以低频率翻转时翻转并且在复位区段的两端根据输入时钟的转变而转变；以及升压电路，其被配置为根据初始化信号的上升沿使能升压信号，并在后同步码区段中根据输入时钟的上升沿禁用升压信号，其中时钟驱动器还被配置为响应于使能的升压信号而增加其驱动力，以在后同步码区段中至少加速输出时钟从逻辑低电平到逻辑高电平的初始转变。
附图说明
[0009]图1是例示了根据本专利技术的实施方式的时钟传输电路的框图。
[0010]图2是例示了根据本专利技术的实施方式的图1的操作的定时图。
[0011]图3是例示了根据本专利技术的另一实施方式的时钟传输电路的框图。
[0012]图4是例示了根据本专利技术的实施方式的图3所示的时钟传输电路的高速操作的定
时图。
[0013]图5是例示了根据本专利技术的实施方式的图3所示的时钟传输电路的低速操作的定时图。
[0014]图6是例示了根据本专利技术的又一实施方式的时钟传输电路的框图。
具体实施方式
[0015]下面将参照附图更详细地描述本专利技术的各种实施方式。然而，本专利技术可以以不同的形式体现，并且不应被解释为限于在此阐述的实施方式。相反，提供这些实施方式，使得本公开将是彻底的和完整的，并将本专利技术的范围充分地传达给本领域的技术人员。贯穿本公开，相似的附图标记贯穿本专利技术的各个附图和实施方式指代相似的部件。
[0016]图1是例示了根据本专利技术的实施方式的时钟传输电路100的框图。图2是例示了根据本专利技术的实施方式的图1的操作的定时图。
[0017]参照图1，时钟传输电路100可以包括串联联接的两个反相器101和103。时钟传输电路100可以将输入到输入节点IN的时钟直接传输到输出节点OUT。
[0018]图2示出了时钟传输电路100的输入节点IN和输出节点OUT的波形。图2中绘出了输出节点OUT的实际模拟波形和输出节点OUT的数字波形。可以看出，数字波形依据模拟波形的电压电平是高于VCC/2电平还是低于VCC/2电平而变为“高”或“低”。
[0019]参照图2，当时钟在“低”电平被停用然后被激活并翻转时，第一个时钟脉冲的脉冲宽度WA可以比其它脉冲宽度WB窄。这是因为时钟的第一个脉冲从电压电平0开始摆动，而第二个脉冲从高于0的ΔV电平开始摆动。
[0020]也就是说，当时钟被停用然后被激活时，第一个脉冲的摆动宽度可以与第二个脉冲及后续脉冲的摆动宽度不同，使得第一个脉冲的脉冲宽度WA小于第二个脉冲和后续脉冲的脉冲宽度WB。
[0021]图3是例示了根据本专利技术的另一实施方式的时钟传输电路300的框图。
[0022]参照图3，时钟传输电路300可以包括时钟驱动器电路310和驱动力控制电路350。时钟传输电路300可以用于在集成电路芯片内部传输时钟，或者可以用于在不同集成电路芯片之间传输时钟。
[0023]时钟驱动器电路310可以用于将输入时钟CLK_IN传输到输出时钟CLK_OUT。可以基于升压信号BOOST来调整时钟驱动器电路310的驱动力。具体而言，当升压信号BOOST被激活时，时钟驱动器电路310将输出时钟CLK_OUT从“低”电平驱动到“高”电平的上升转变驱动力可以变强。时钟驱动器电路310可以包括用于将输入时钟CLK_IN反相并输出的第一反相器320、以及用于将第一反相器320的输出反相并输出输出时钟CLK_OUT的第二反相器330。可以基于升压信号BOOST来调整第一反相器320的灌电流量。
[0024]第一反相器320可以包括PMOS晶体管321和322以及NMOS晶体管323、324、325和326。PMOS晶体管321可以通过在其栅极接收接地电压VSS并保持在维持导通状态来拉(source)第一反相器320的操作电流。NMOS晶体管324可以通过在其栅极接收电源电压VCC并保持在维持导通状态，来灌(sink)第一反相器320的操作电流。PMOS晶体管322和NMOS晶体管323可以将输入时钟CLK_IN反相并将其输出到第一反相器320的输出节点。NMOS晶体管325和326可以在升压信号BOOST被激活为“高”电平时导通，以灌第一反相器320的操作电
流，并且可以在升压信号BOOST被停用为“低”电平时截止。当升压信号BOOST被激活并且NMOS晶体管325和326导通时，可以加速第一反相器320的输出节点的电压电平从“高”电平到“低”电平的转变。结果，可以加速从第二反相器330输出的输出时钟CLK_OUT从“低”电平到“高”电平的转变。即，可以加速输出时钟CLK_OUT的上升。
[0025]驱动力控制电路350可以生成升压信号BOOST，以在输入时钟CLK_IN处于低频率的区段中增大时钟驱动器电路310的上升转变驱动力，并且在输入时钟CLK_IN处于高频率的区段中减小时钟驱动器电路310的上升转变驱动力。驱动力控制电路350可以包括低通滤波器电路360和升压信号发生电路370。
[0026]低通滤波器电路360可以接收输入时钟CLK_IN并输出初始化信号RST。随着输入时钟CLK_IN的频率增加，低通滤波器电路36本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟传输电路，该时钟传输电路包括：时钟驱动器电路，该时钟驱动器电路适于传输时钟并响应于升压信号而调整其驱动力；低通滤波器电路，该低通滤波器电路适于接收所述时钟并输出初始化信号；以及升压信号发生电路，该升压信号发生电路适于生成所述升压信号，所述升压信号响应于所述初始化信号而被激活并且响应于所述时钟而被停用。2.根据权利要求1所述的时钟传输电路，其中，所述升压信号发生电路响应于所述初始化信号的激活而激活所述升压信号，并且响应于所述时钟的上升沿而停用所述升压信号。3.根据权利要求1所述的时钟传输电路，其中，所述时钟驱动器电路通过在所述升压信号被激活的同时增加流过的电流量来调整所述驱动力。4.根据权利要求1所述的时钟传输电路，其中，随着所述时钟的频率变得越高，所述低通滤波器电路阻断所述初始化信号的激活。5.根据权利要求4所述的时钟传输电路，其中，所述升压信号发生电路包括D触发器，该D触发器适于通过其输入端子接收固定为高电平的信号，通过其时钟端子接收所述时钟并且通过其反相输出端子输出所述升压信号，并且其中，激活的初始化信号使所述D触发器初始化。6.根据权利要求5所述的时钟传输电路，其中，所述时钟驱动器电路包括：第一反相器，该第一反相器适于将所述时钟反相以输出第一时钟并且在所述升压信号被激活时增加该第一反相器中的灌电流量；以及第二反相器，该第二反相器适于将所述第一时钟反相以输出第二时钟。7.根据权利要求4所述的时钟传输电路，其中，所述升压信号发生电路包括D触发器，该D触发器适于通过其输入端子接收固定为高电平的信号，通过其时钟端子接收所述时钟，并通过其输出端子输出所述升压信...

【专利技术属性】
技术研发人员：金宪基，杨大浩，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：