互连界面处的有源器件层制造技术

一种管芯组件，包括：第一部件层，具有绝缘体中的导电穿透连接；第二部件层，包括管芯；以及有源器件层

【技术实现步骤摘要】
【国外来华专利技术】互连界面处的有源器件层
[0001]相关申请的交叉引用本公开要求
2021
年6月
10
日提交且名称为“ACTIVE DEVICE LAYER AT INTERCONNECT INTERFACES”的美国非临时专利申请
No.17/344,348
的优先权，该美国非临时专利申请的公开内容以其全文通过引用并入本文
。


[0002]本公开涉及下述技术
、
方法和装置：其涉及半导体集成电路
(IC)
封装中的互连界面处的有源器件层
(ADL)。

技术介绍

[0003]电子电路在通常在半导体材料
(
诸如，硅
)
的晶片上制造时被称为
IC。
具有这种
IC
的晶片典型地被切割成许多个体管芯
。
管芯可以连同诸如电阻器
、
电容器和电感器之类的其他电子部件一起被封装到包含一个或多个管芯的
IC
封装中
。IC
封装可以集成到电子系统
(
诸如，消费者电子系统
)
上
。
附图说明
[0004]将结合附图通过以下详细描述来容易地理解实施例
。
为了促进该描述，相似附图标记指定相似结构元件
。
作为示例而非作为限制，在附图的各图中图示了实施例
。
[0005]图1是根据本公开一些实施例的具有/>ADL
的示例管芯组件的示意横截面视图
。
[0006]图
2A
‑
2I
是根据本公开一些实施例的具有
ADL
的示例管芯组件的各种制造阶段的示意横截面视图
。
[0007]图
3A
‑
3L
是根据本公开一些实施例的具有
ADL
的示例管芯组件的各种制造阶段的示意横截面视图
。
[0008]图4是根据本公开各种实施例的制造具有
ADL
的示例管芯组件的示例方法的流程图
。
[0009]图5是根据本文公开的实施例中的任一个的包括具有
ADL
的一个或多个管芯组件的器件封装的横截面视图
。
[0010]图6是根据本文公开的实施例中的任一个的包括具有
ADL
的一个或多个管芯组件的器件组件的横截面侧视图
。
[0011]图7是根据本文公开的实施例中的任一个的包括具有
ADL
的一个或多个管芯组件的示例计算设备的框图
。
具体实施方式
[0012]总览出于说明本文描述的
IC
封装的目的，重要的是理解可在
IC
的组装和封装期间开始起作用的现象
。
以下基本信息可以被视为可适当解释本公开的基础
。
这种信息是仅出于解
释目的而提供的，且相应地不应当以任何方式理解为限制本公开的宽范围及其潜在应用
。
[0013]半导体处理中的进步已经允许可被包括在处理器和其他
IC
器件中的电路块
(
例如，逻辑电路
)
的量方面的增加
。
由此，许多处理器现在具有单片集成在单个管芯上的多个核
。
一般地，这些类型的单片
IC
也被描述为平面的，这是由于它们采取平坦表面的形式且典型地被构建在由单晶硅晶锭
(boule)
制成的单个硅晶片上
。
针对这种单片
IC
的典型制造工艺被称为平面工艺，允许光刻法
、
蚀刻
、
热扩散
、
氧化和其他这种工艺出现在晶片的表面上，使得在硅晶片的平面表面上形成有源电路元件
(
例如，晶体管和二极管
)。
[0014]当前技术允许成百上千个这种有源电路元件被形成在单个管芯上，使得可以在其上启用许多电路块
。
在这种单片管芯中，必须针对所有电路块均等地优化制造工艺，从而导致不同电路块之间的折衷
。
另外，由于必须将电路放置在平面表面上的限制，一些电路块与一些其他电路块相隔更远，从而导致诸如更长延迟之类的下降的性能
。
制造良率也可能被严重影响，这是因为如果甚至一个电路块有故障，则可能必须丢弃整个管芯
。
[0015]一种克服单片管芯的这种负面影响的解决方案是将电路解聚成通过互连桥而电耦合的更小管芯
(
例如，小芯片
、
图块
)。
这种更小管芯形成在应用和
/
或功能方面一起形成完整
IC
的互连管芯的组件的一部分，诸如存储器芯片
、
微处理器
、
微控制器
、
商品
IC(
例如，用于重复处理例程
、
简单任务
、
专用
IC
等的芯片
)
和片上系统
(SoC)。
换言之，个体管芯连接在一起以创建单片
IC
的功能
。
通过使用分离管芯，可以针对特定功能最优地设计和制造每个个体管芯
。
例如，包含逻辑电路的处理器核可能以性能为目标，且因而可能要求速度非常优化的布局
。
这与
USB
控制器相比具有不同的制造要求，
USB
控制器被构建成满足某些
USB
标准，而不是针对处理速度而构建的
。
因此，通过使总体设计的不同部分分离成每一个在设计和制造方面被优化的不同管芯，可以改进组合管芯组件解决方案的总体良率和成本
。
[0016]这些管芯之间的连接性可通过许多不同方式实现
。
例如，在
2.5D
封装解决方案中，硅中介层和穿透衬底通孔
(TSV)
在最小占地面积中以硅互连速度连接管芯
。
在另一示例中，被称为嵌入式多管芯互连桥
(EMIB)
，在两个互连管芯的边缘下方嵌入的硅桥促进它们之间的电耦合
。
在三维
(3D)
架构中，一个在另一个上面堆叠管芯，从而总体创建更小占地面积
。
典型地，使用
TSV
和基于高节距焊料的凸块
(
例如，
C2
互连件
)
来实现这种
3D
架构中的电连接性和机械耦合
。
还可以使用全向互连件
(ODI)
来组合
EMIB
...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种管芯组件，包括：第一部件层，具有绝缘体中的导电穿透连接；第二部件层，包括管芯；以及有源器件层
(ADL)
，在所述第一部件层与所述第二部件层之间的界面处，其中所述
ADL
包括：有源元件，电耦合到所述第一部件层和所述第二部件层
。2.
如权利要求1所述的管芯组件，进一步包括：接合层，将所述
ADL
电耦合到所述第二部件层，其中所述接合层包括绝缘体中的导电穿透连接
。3.
如权利要求1‑2中任一项所述的管芯组件，其中：所述
ADL
进一步包括第一互连层和第二互连层，并且所述有源元件处于所述第一互连层与所述第二互连层之间
。4.
如权利要求3所述的管芯组件，其中所述第一互连层和所述第二互连层均包括
ILD
中的导电金属迹线和通孔
。5.
如权利要求4所述的管芯组件，其中所述导电金属迹线包括钨
、
钼或钌
。6.
如权利要求3‑5中任一项所述的管芯组件，其中所述
ADL
进一步包括所述第一互连层与所述第二互连层之间的接合氧化物
(BOX)。7.
如权利要求1‑6中任一项所述的管芯组件，其中所述有源元件包括在包括具有硅沟道的氮化镓的衬底层中形成的源极
‑
漏极
‑
栅极结构
。8.
如权利要求1‑7中任一项所述的管芯组件，进一步包括所述第一部件层与封装支撑物之间的另一界面处的另一
ADL
，所述另一界面与所述界面相对
。9.
如权利要求8所述的管芯组件，进一步包括所述第一部件层与所述另一
ADL
之间的另一接合层
。10.
如权利要求1‑9中任一项所述的管芯组件，其中所述第一层和所述第二层利用混合接合互连件在所述界面处电耦合和机械耦合
。11.
如权利要求1‑
10
中任一项所述的管芯组件，进一步包括所述第一部件层中的另一管芯
。12.
如权利要求1‑
11
中任一项所述的管芯组件，其中所述第一部件层的绝缘体包括硅石填充的环氧树脂
。13.
如权利要求1‑
12
中任一项所述的管芯组件，其中所述绝缘体包括氧化硅
、
氮氧化硅
、
氮化硅或氮化硅碳中的至少一个
。14.
一种有源器件层
(ADL)
，包括：第一互连层；衬底层；以及第二互连层，其中所述
ADL
在
IC
封装的两个部件层之间的界面处，并且所述衬底层包括电耦合到所述第一互连层和所述第二互连层的有源元件
。15.
如权利要求
14
所述的
ADL
，进一步包括穿过所述衬底的穿透衬底通孔
(TSV)。16.
如权利要求
14
‑
15
中任一项所述的...

【专利技术属性】
技术研发人员：邓汉威，A，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：