一种存储器的多层级三维封装结构及制作方法技术

本发明专利技术公开了一种存储器的多层级三维封装结构及制作方法，每两个互联基板之间通过层间垫板连接；每个互联基板上均粘接有一个底部芯片，底部芯片通过硅片连接有顶部芯片；每个互联基板上的底部芯片的引脚和顶部芯片的引脚均通过键合丝引至互联基板上，多个互联基板之间的飞线之间通过镀层相互连接，且多个互联基板的飞线均连接有外引线，互联基板采用

【技术实现步骤摘要】
一种存储器的多层级三维封装结构及制作方法


[0001]本专利技术属于三维封装
，具体涉及一种存储器的多层级三维封装结构及制作方法
。

技术介绍

[0002]存储器作为计算机的记忆系统，是计算机系统不可或缺的部分
。
随着技术的不断革新发展，航空
、
航天的运载
、
武器等领域不断要求更快
、
更小
、
更轻的计算机主体部分
。
因此，系统集成技术蓬勃发展，各种组装
、
封装技术不断涌现
。
使得计算机系统向微型化
、
轻型化发展
。
近年来，在这种刚性需求的驱使下，存储器也向着大容量小尺寸发展
。
为了扩充存储器容量，出现了存储器裸芯片叠片组装的工艺，但简单的裸芯片叠层数量受限，一般用于正式产品
(
非研制品
)
的裸芯片堆叠层数为两层
。
如果强制增加叠层数量，其产品的成品率及可靠性大幅度降低
。
[0003]专利公开号为
CN108899307A
，名称为一种基板堆叠系统集成模块侧向互连结构的制备方法的专利申请，通过在电路基板上组装好裸芯片
、
无源元件或塑封器件后，将多块基板进行堆叠组装，采用基板功能区外侧加工的悬空互连引线作为基板信号引出线路，最后将堆叠体依次进行环氧灌封
、
切割
、
切割体表面金属化和金属化层表面激光刻线，最终在三维基板堆叠体侧面实现侧向立体互连，从而实现将多个基板和不同元件集成封装成单个三维度封装的系统集成模块电路的目的，本方法能够实现叠层层数可达到4层以上的，基板层间线间距为
250
μ
m
的高密度层间布线，从而实现基于叠层基板的系统集成模块的侧向立体互连
。
该专利申请虽然也对互联基板进行了叠层，但不能同时兼容裸芯片叠层和互联基板叠层，仍存在存储空间小，体积大的问题
。

技术实现思路

[0004]为了克服上述现有技术中存在的问题，本专利技术的目的在于提供一种存储器的多层级三维封装结构及制作方法，采用裸芯片叠层，兼容互连基板叠层封装技术，从而解决存储器模块的大容量小体积的技术问题
。
[0005]为实现上述目的，本专利技术采用的技术方案是：
[0006]一种存储器的多层级三维封装结构，包括：
[0007]多个层状排列的互联基板，每两个互联基板之间通过层间垫板连接；每个互联基板上均粘接有一个底部芯片，所述底部芯片通过硅片连接有顶部芯片；每个互联基板上的底部芯片的引脚和顶部芯片的引脚均通过键合丝引至互联基板上，并从所述互联基板的两侧引出，所述互联基板两侧的引出线为飞线；多个所述互联基板之间的飞线之间通过镀层相互连接，且多个所述互联基板的飞线均连接有外引线；
[0008]其中，所述互联基板采用
BT
板；每个所述互联基板同侧的多个飞线之间均为梳齿状排布结构
。
[0009]可选的，所述镀层为镀金层
。
[0010]可选的，所述互联基板包括第一互联基板，所述第一互联基板上粘接有第一芯片
U1
，所述第一芯片
U1
的另一面粘接有第一硅片
DP1
，所述第一硅片
DP1
的另一面粘接有第二芯片
U2
，所述第一互联基板的上层通过层间垫板连接有第二互联基板，所述第二互联基板上粘接有第三芯片
U3
，所述第三芯片
U3
的另一面粘接有第二硅片
DP2
，所述第二硅片
DP2
的另一面粘接有第四芯片
U2。
[0011]可选的，所述第二互联基板的上层通过层间垫板连接有第三互联基板，所述第三互联基板上粘接有第五芯片
U5
，所述第五芯片
U5
的另一面粘接有第三硅片
DP3
，所述第三硅片
DP3
的另一面粘接有第六芯片
U6。
[0012]可选的，所述第三互联基板的上层通过层间垫板连接有第四互联基板，所述第四互联基板上粘接有第七芯片
U7
，所述第七芯片
U7
的另一面粘接有第四硅片
DP4
，所述第四硅片
DP4
的另一面粘接有第八芯片
U8。
[0013]可选的，所述第四互联基板的上层通过层间垫板连接有顶挡板
。
[0014]可选的，所述第一互联基板的下层通过层间垫板连接有底板，所述外引线设置在所述底板上
。
[0015]所述的一种存储器的多层级三维封装结构的互联基板的飞线制作方法，包括以下步骤：
[0016]S1
：将互联基板上需加工为飞线的区域部分加厚；
[0017]S2
：通过酸性蚀刻液蚀在互联基板上刻出飞线需要开槽的位置；
[0018]S3
：在开槽的位置进行定深铣；
[0019]S4
：在开槽的位置进行激光刻蚀，得到互联基板的飞线
。
[0020]所述的一种存储器的多层级三维封装结构的制作方法，包括以下步骤：
[0021]S1
：堆叠互联基板，通过注胶将多个互联基板固定成一个整体；
[0022]S2
：将多个互联基板切割成需要的尺寸；
[0023]S3
：将切割好的多个互联基板通过镀层连接；
[0024]S4
：制作互联基板的飞线
。
[0025]可选的，所述的一种存储器的多层级三维封装结构的制作方法的步骤
S1
中，在堆叠互联基板之前，先在键合丝四周采用围堰胶制作围堰墙，再对键合丝进行滴胶保护
。
[0026]与现有技术相比，本专利技术具有以下有益效果：
[0027]本专利技术的一种存储器的多层级三维封装结构，采用裸芯片叠层，兼容互连基板叠层封装技术，通过将互联基板叠层，并在互联基板上对芯片叠层，完成多个存储器裸芯片的多层级三维封装
。
采用
BT
材质的基板，能够满足多层级芯片堆叠导致的高布线密度
。
采用高密度悬空引线的基板能够从上下左右四个面引出线，这样不仅能够使互联基板用于存储器，还能用于任何系统的集成模块
。
这种裸芯片和互联基板的多层级三维封装结构，能够扩展适用范围，能够高密度布线，小体积组装微系统类产品，解决了存储器模块的大容量小体积问题，同时也解决了扩充大容量存储单元的问题
。
[0028]本专利技术的存储器的多层级三维封装结构的互联基板的飞线制作方法，通过加厚飞线所在区域
、
定深铣以及激光刻蚀，使
BT...

【技术保护点】

【技术特征摘要】
1.
一种存储器的多层级三维封装结构，其特征在于，包括：多个层状排列的互联基板，每两个互联基板之间通过层间垫板
(5)
连接；每个互联基板上均粘接有一个底部芯片，所述底部芯片通过硅片连接有顶部芯片；每个互联基板上的底部芯片的引脚和顶部芯片的引脚均通过键合丝引至互联基板上，并从所述互联基板的两侧引出，所述互联基板两侧的引出线为飞线；多个所述互联基板之间的飞线之间通过镀层相互连接，且多个所述互联基板的飞线均连接有外引线
(6)
；其中，所述互联基板采用
BT
板；每个所述互联基板同侧的多个飞线之间均为梳齿状排布结构
。2.
根据权利要求1所述的一种存储器的多层级三维封装结构，其特征在于，所述镀层为镀金层
。3.
根据权利要求1所述的一种存储器的多层级三维封装结构，其特征在于，所述互联基板包括第一互联基板
(1)
，所述第一互联基板
(1)
上粘接有第一芯片
U1
，所述第一芯片
U1
的另一面粘接有第一硅片
DP1
，所述第一硅片
DP1
的另一面粘接有第二芯片
U2
，所述第一互联基板
(1)
的上层通过层间垫板
(5)
连接有第二互联基板
(2)
，所述第二互联基板
(2)
上粘接有第三芯片
U3
，所述第三芯片
U3
的另一面粘接有第二硅片
DP2
，所述第二硅片
DP2
的另一面粘接有第四芯片
U2。4.
根据权利要求3所述的一种存储器的多层级三维封装结构，其特征在于，所述第二互联基板
(2)
的上层通过层间垫板
(5)
连接有第三互联基板
(3)
，所述第三互联基板
(3)
上粘接有第五芯片
U5
，所述第五芯片
U5
的另一面粘接有第三硅片
DP3
，所述第三硅片
DP3
的另一面粘接有第六芯片
U6。5....

【专利技术属性】
技术研发人员：李晗，黄桂龙，余欢，王超，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：