带隙基准电路与芯片制造技术

本公开提供一种带隙基准电路与芯片

【技术实现步骤摘要】
带隙基准电路与芯片


[0001]本公开涉及集成电路
，具体而言，涉及一种带隙基准电路以及应用该带隙基准电路的芯片
。

技术介绍

[0002]带隙基准电路是用于为电路提供不受温度影响的恒定的基准电压或基准电流的电路
。
相关技术中的带隙基准电路具有被长时间应用的较为稳定的结构，在要求输出的基准电压或基准电流确定的情况下，仅调整通常的带隙基准电路中的元件参数即可实现
。
但是仅调整元件参数，会对带隙基准电路的输出驱动能力造成限制，此外，带隙基准电路的增益也存在改进的空间
。
[0003]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息
。

技术实现思路

[0004]本公开的目的在于提供一种带隙基准电路以及应用该带隙基准电路的芯片，用于至少在一定程度上提高带隙基准电路的输出驱动能力和增益
。
[0005]根据本公开的第一方面，提供一种带隙基准电路，包括：反馈晶体管，源极用于连接第一电源，漏极用于连接第一节点；基准设定模块，包括并联的第一桥臂和第二桥臂，所述第一桥臂包括顺次串联的第一电阻单元和第一电压调节单元，所述第二桥臂包括顺次串联的第二电阻单元
、
第三电阻单元和第二电压调节单元，所述第一电阻单元和所述第二电阻单元均连接所述第一节点且阻值相等，所述第一电压调节单元和所述第二电压调节单元均接地；放大模块，反相输入端连接所述第一桥臂，同相输入端连接所述第二桥臂，输出端连接所述反馈晶体管的栅极；输出晶体管，栅极连接所述放大模块的输出端，源极连接所述第一电源，漏极作为所述带隙基准电路的输出端
。
[0006]在本公开的一种示例性实施例中，所述第一电压调节单元包括第一
PNP
三级管，所述第一
PNP
三级管的射极连接所述第一电阻单元，基极和集电极均接地；所述第二电压调节单元包括多个并联的第二
PNP
三极管，每个所述第二
PNP
三极管的射极均连接所述第三电阻单元，基极和集电极均接地
。
[0007]在本公开的一种示例性实施例中，所述第一电阻单元和所述第二电阻单元均包括多个串联的电阻，所述放大模块的反相输入端连接所述第一电阻单元中两个电阻的连接节点，所述放大模块的同相输入端连接所述第二电阻单元中两个电阻的连接节点，所述反相输入端与所述第一节点之间的电阻与所述同相输入端与所述第一节点之间的电阻相等
。
[0008]在本公开的一种示例性实施例中，所述第一电阻单元包括第一可调电阻，所述第二电阻单元包括第二可调电阻，所述第一可调电阻的阻值等于所述第二可调电阻的阻值，所述第一可调电阻的远离所述第一节点的一端与所述第一节点之间的电阻等于所述第二可调电阻远离所述第一节点的一端与所述第一节点之间的电阻
。
[0009]在本公开的一种示例性实施例中，所述放大模块包括一级放大模块和偏置单元，所述偏置单元包括一级偏置晶体管，所述一级放大模块的第一端用于连接所述第一电源，第二端连接所述偏置单元中的所述一级偏置晶体管的漏极，所述一级放大模块包括：第一
P
型晶体管，源极连接所述第一电源，栅极和漏极均连接第二节点；第二
P
型晶体管，源极连接所述第一电源，栅极连接所述第二节点，漏极连接所述第三节点；第一放大单元，包括：第一
N
型晶体管，栅极连接所述放大模块的同相输入端，源极与所述偏置单元中的一级偏置晶体管的漏极电连接，漏极连接第四节点，所述第四节点与所述第二节点电连接；第二
N
型晶体管，栅极连接所述放大模块的反相输入端，源极与所述偏置单元中的一级偏置晶体管的漏极电连接，漏极连接第五节点，所述第五节点与所述第三节点电连接；其中，所述一级偏置晶体管的栅极用于接收偏置信号，源极接地
。
[0010]在本公开的一种示例性实施例中，所述第一放大单元还包括：第三
N
型晶体管，栅极连接所述第二电阻单元，源极连接所述第四节点，漏极连接所述第二节点；第四
N
型晶体管，栅极连接所述第一电阻单元，源极连接所述第五节点，漏极连接所述第三节点；其中，所述第三
N
型晶体管的栅极与所述第一节点之间的电阻等于所述第四
N
型晶体管的栅极与所述第一节点之间的电阻，所述第三
N
型晶体管的栅极与所述第一节点之间的电阻小于所述第一
N
型晶体管的栅极与所述第一节点之间的电阻
。
[0011]在本公开的一种示例性实施例中，所述第一放大单元中的晶体管均为厚栅极氧化层晶体管，所述一级放大模块还包括：第二放大单元，与所述第一放大单元并联，所述第二放大单元与所述第一放大单元的电路结构和输入信号相同，用于根据所述同相输入端和所述反相输入端的输入信号，通过所述第三节点输出第二放大信号，所述第二放大单元中的晶体管均为薄栅极氧化层晶体管；控制模块，用于控制所述第一放大单元和所述第二放大单元在同一时刻有且仅有一个使能
。
[0012]在本公开的一种示例性实施例中，所述偏置单元包括二级偏置晶体管，所述放大模块还包括：二级放大模块，输入端连接所述一级放大单元，第一端连接所述第一电源，第二端连接所述偏置单元中的所述二级偏置晶体管的漏极，用于对所述一级放大单元的输出信号进行二次放大，所述二级偏置晶体管的栅极用于接收所述偏置信号，源极接地
。
[0013]在本公开的一种示例性实施例中，所述二级放大模块包括：二级放大晶体管，栅极连接所述第三节点，源极连接所述第一电源，漏极连接第六节点；第一开关管，为
P
型晶体管，第一端连接所述第六节点，第二端连接所述放大模块的输出端，控制端连接二级增益使能信号的反相信号；第二开关管，为
P
型晶体管，第一端连接所述第三节点，第二端连接所述放大模块的输出端，控制端连接二级增益使能信号；第三开关管，为
N
型晶体管，第一端连接所述放大模块的输出端，控制端连接所述二级增益使能信号，第二端连接所述二级偏置晶体管的漏极
。
[0014]在本公开的一种示例性实施例中，所述二级放大晶体管为
P
型晶体管，所述带隙基准电路还包括：输入信号交换单元，连接在所述放大模块的同相输入端
、
反相输入端和所述第一桥臂
、
所述第二桥臂之间，用于在所述二级增益使能信号休眠时，控制所述放大模块的反相输入端连接所述第一桥臂
、
同相输入端连接所述第二桥臂，或者，在所述二级增益使能信号有效时，控制所述放大模块的所述同相输入端的输入信号和所述反相输入端的输入信号交换
。
[0015]在本公开的一种示例性实施例中，在所述第一放大单元包括第三
N
型本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种带隙基准电路，其特征在于，包括：反馈晶体管，源极用于连接第一电源，漏极用于连接第一节点；基准设定模块，包括并联的第一桥臂和第二桥臂，所述第一桥臂包括顺次串联的第一电阻单元和第一电压调节单元，所述第二桥臂包括顺次串联的第二电阻单元
、
第三电阻单元和第二电压调节单元，所述第一电阻单元和所述第二电阻单元均连接所述第一节点且阻值相等，所述第一电压调节单元和所述第二电压调节单元均接地；放大模块，反相输入端连接所述第一桥臂，同相输入端连接所述第二桥臂，输出端连接所述反馈晶体管的栅极；输出晶体管，栅极连接所述放大模块的输出端，源极连接所述第一电源，漏极作为所述带隙基准电路的输出端
。2.
如权利要求1所述的带隙基准电路，其特征在于，所述第一电压调节单元包括第一
PNP
三级管，所述第一
PNP
三级管的射极连接所述第一电阻单元，基极和集电极均接地；所述第二电压调节单元包括多个并联的第二
PNP
三极管，每个所述第二
PNP
三极管的射极均连接所述第三电阻单元，基极和集电极均接地
。3.
如权利要求1或2所述的带隙基准电路，其特征在于，所述第一电阻单元和所述第二电阻单元均包括多个串联的电阻，所述放大模块的反相输入端连接所述第一电阻单元中两个电阻的连接节点，所述放大模块的同相输入端连接所述第二电阻单元中两个电阻的连接节点，所述反相输入端与所述第一节点之间的电阻与所述同相输入端与所述第一节点之间的电阻相等
。4.
如权利要求3所述的带隙基准电路，其特征在于，所述第一电阻单元包括第一可调电阻，所述第二电阻单元包括第二可调电阻，所述第一可调电阻的阻值等于所述第二可调电阻的阻值，所述第一可调电阻的远离所述第一节点的一端与所述第一节点之间的电阻等于所述第二可调电阻远离所述第一节点的一端与所述第一节点之间的电阻
。5.
如权利要求1所述的带隙基准电路，其特征在于，所述放大模块包括一级放大模块和偏置单元，所述偏置单元包括一级偏置晶体管，所述一级放大模块的第一端用于连接所述第一电源，第二端连接所述偏置单元中的所述一级偏置晶体管的漏极，所述一级放大模块包括：第一
P
型晶体管，源极连接所述第一电源，栅极和漏极均连接第二节点；第二
P
型晶体管，源极连接所述第一电源，栅极连接所述第二节点，漏极连接所述第三节点；第一放大单元，包括：第一
N
型晶体管，栅极连接所述放大模块的同相输入端，源极与所述偏置单元中的一级偏置晶体管的漏极电连接，漏极连接第四节点，所述第四节点与所述第二节点电连接；第二
N
型晶体管，栅极连接所述放大模块的反相输入端，源极与所述偏置单元中的一级偏置晶体管的漏极电连接，漏极连接第五节点，所述第五节点与所述第三节点电连接；其中，所述一级偏置晶体管的栅极用于接收偏置信号，源极接地
。6.
如权利要求5所述的带隙基准电路，其特征在于，所述第一放大单元还包括：第三
N
型晶体管，栅极连接所述第二电阻单元，源极连接所述第四节点，漏极连接所述第二节点；
第四
N
型晶体管，栅极连接所述第一电阻单元，源极连接所述第五节点，漏极连接所述第三节点；其中，所述第三
N
型晶体管的栅极与所述第一节点之间的电阻等于所述第四
N
型晶体管的栅极与所述第一节点之间的电阻，所述第三
N
型晶体管的栅极与所述第一节点之间的电阻小于所述第一
N
型晶体管的栅极与所述第一节点之间的电阻
。7.
如权利要求5所述的带隙基准电路，其特征在于，所述第一放大单元中的晶体管均为厚栅极氧化层晶体管，所述一级放大模块还包括：第二放大单元，与所述第一放大单元并联，所述第二放大单元与所述第一放大单元的电路结构和输入信号相同，用于根据所述同相输入端和所述反相输入端的输入信号，通过所述第三节点输出第二放大信号，所述第二放大单元中的晶体管均为薄栅极氧化层晶体管；控制模块，用于控制所述第一放大单元和所述第二放大单元在同一时刻有且仅有一个使能
。8.
如权利要求5‑7任一项所述的带隙基准电路，其特征在于，所述偏置单元包括二级偏置晶体管，所述放大模块还包括：二级放大模块，输入端连接所述一级放大单元，第一端连接所述第一电源，第二端连接所述偏置单元中的所述二级偏置晶体管的漏极，用于对所述一级放大单元的输出信号进行二次放大，所述二级偏置晶体...

【专利技术属性】
技术研发人员：秦建勇，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：