增加制造技术

本发明专利技术公开增加

【技术实现步骤摘要】
增加JFET区源极接触的源极及栅极互联埋沟锥式槽VDMOSFET结构


[0001]本专利技术涉及大功率器件
MOSFET
结构
，具体涉及增加
JFET
区源极接触的源极及栅极互联埋沟锥式槽
VDMOSFET
结构
。

技术介绍

[0002]MOSFET
器件在大功率分立器件领域应用广泛，当前碳化硅功率器件行业内多数应用的
MOSFET
结构为
VDMOSFET
和
UMOSFET
两种
。
由于刻蚀难度大，难以保证
U
槽两侧平行，容易形成
sub
‑
trench
等原因，很多功率器件厂商不得不放弃对
UMOSFET
产品的开发，将研发精力投入到
VDMOSFET
研发优化上
。
[0003]碳化硅功率
MOSFET
的研发主要分两个方向：
1.
器件性能的优化
(
迁移率
、
可靠性
、
损耗及电学特性等
)
；
2.
器件尺寸的缩减
。(
如图1‑3所示
)
[0004]1、
关于器件性能的优化：
[0005]器件性能的优化主要体现在迁移率的提高优化，体二极管正向压降的降低优化，开关损耗的降低优化，开关时间的降低优化，可靠性的优化等
。
[0006]关于器件性能，传统的
VDMOSFET
器件，其体二极管主要由
PN
结组成，其开启电压相对较大
。
[0007]传统
VDMOSFET
的
Crss
也较大，这是由于栅极
(G
极
)
与漏极
(D
极
)
的正对面积较大
。Crss
较大，直接导致器件的
Ciss、Coss
等参数较大，从而增加器件的开关损耗
。
[0008]2、
关于器件尺寸的缩减：
[0009]器件尺寸的缩减主要体现在单个元胞尺寸的缩减，主要与工艺材料的特性
、
质量等因素有关，也与光刻机的能力及器件结构设计有关
。(
器件单个元胞尺寸标注如图4所示
)
[0010]单个元胞尺寸的缩减，主要与各膜层材料特性有关
。
器件设计端主要考虑的问题在于如何减少
L9。
减少
L9
的主要途径在于
L1
与
L5
尺寸的减小
。
目前国际市场上的碳化硅
VDMOSFET
器件
L1
尺寸基本都维持在
2um
左右，这主要因为当前器件采用了
JFET
区
(L1)
注入技术，增加了
JFET
区载流子浓度，从而缩减了
L1
，但由于过高的
JFET
区浓度会使器件击穿电压降低，所以
L1
的尺寸基本趋于稳定
。
同理，由于器件
P
‑
WELL
区受
L2、L3、L4
的限制，而
L2、L3、L4
又受
L6、L7、L8
的限制，
L6、L7、L8
受材料特性及光刻尺寸的限制，导致器件的元胞尺寸很难进一步减小
。U
槽
MOSFET
结构的专利技术，大大缩减了单个元胞尺寸，但其对刻蚀要求过于严苛，且经常出现各种缺陷，让各大厂家望而却步
。
[0011]因此，
VDMOSFET
依然是碳化硅功率
MOSFET
研发的主流
。
在材料特性被设计者应用到极限程度后，如何进一步缩小器件尺寸，成为行业内开发者需要面临的新的难题
。
很多行业内部开发者在元胞尺寸达到材料极限后，采用改变元胞形状的方法来增加器件电流密度，从而达到类似缩减元胞尺寸的相同效果
。(
如图5和6所示
)
[0012]但研究数据表明，在长条形元胞
、
正方形元胞
、
圆形元胞及多边形元胞中，最终只有六边形元胞有一定的改进，但是很微小，所以研究人员仍然需要对元胞结构的自身做出
的氧化层2，所述氧化层1和所述氧化层2形成的整体内开凿有栅极互联槽，所述栅极互联槽内具有金属3，所述金属3与所述多晶硅
(G
极
)
接触，形成栅极互联并与源极隔离
。
[0019]在一些实施例中优选地方案，所述氧化层1包括位于所述多晶硅
(G
极
)
底部的栅氧氧化层及淀积在所述多晶硅
(G
极
)
侧面和顶部的氧化层，以形成栅源隔离的氧化层
。
[0020]在一些实施例中优选地方案，所述锥式槽为圆锥或四棱锥或五棱锥或六棱锥，所述锥式槽位于所述六边形元胞1的中心，其中，所述锥式槽位于所述
N
‑
SOURCE
区中心部位
。
[0021]在一些实施例中优选地方案，所述肖特基结位于所述
JFET
区顶端中部或至多靠近任意一侧所述
Pwell
区但不接触
。
[0022]在一些实施例中优选地方案，所述多晶硅
(G
极
)
至少部分位于所述
JFET
区上侧
。
[0023]在一些实施例中优选地方案，该结构还包括位于所述碳化硅外延层底部的衬底层，所述衬底层底部具有漏极金属层
。
[0024]与现有技术相比，本专利技术的优点如下：
[0025]1、
本专利技术的结构与传统
VDMOSFET
结构相比，结合六边形元胞基础上采用埋沟锥式槽方法，将锥式槽掩埋在隔离氧化层下，利用锥式槽将
N
‑
SOURCE
注入区贯穿，从而利用引入锥式槽将欧姆接触由横向改为纵向仍使得金属源极依然能够与
N
‑
SOURCE
注入区及
Pwell
区同时形成欧姆接触，将锥式槽用氧化硅进行隔离掩埋，可以通过控制
V
槽深度来保证栅源之间有足够的隔离氧化层，从而将隔离层的厚度
(
横向
)
引入到掩埋层厚度
(
纵向
)
上
(
同时将原有的两个横向隔离氧化层合并成一个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
增加
JFET
区源极接触的源极及栅极互联埋沟锥式槽
VDMOSFET
结构，包括碳化硅外延层，所述碳化硅外延层上在二维平面内阵列排布有注入区，所述注入区包括
Pwell
区
1、N
‑
SOURCE
区和
JFET
区，所述碳化硅外延层通过离子注入形成所述
Pwell
区1，所述
Pwell
区1上通过离子注入形成有
N
‑
SOURCE
区，所述碳化硅外延层上淀积有多晶硅
(G
极
)
，所述多晶硅
(G
极
)
外围包裹有氧化层1，以上结构在定义单位范围内形成互相并联的六边形元胞1，其特征在于，所述
JFET
区上方顶端具有肖特基结，所述肖特基结上方多晶硅
(G
极
)
断裂并分别由氧化层1包裹与源极隔离，所述肖特基结上方淀积有金属1，用于形成肖特基接触，所述碳化硅外延层表面还刻蚀形成有一锥式槽，所述锥式槽开口向上并贯穿所述
N
‑
SOURCE
区下方并深入至所述
Pwell
区1内，所述锥式槽内淀积有金属2，用于形成欧姆接触，所述锥式槽上方连通设有一埋沟，所述埋沟上方横向的氧化层1合并为一体并沉积入所述埋沟内，使得栅源隔离和横向尺寸减小；所述六边形元胞1在六个边上均等距分布有另一六边形元胞1，所述六边形元胞1之间并联连接，在非水平宽度方向的任意相邻两个所述六边形元胞1之间形成有源极互联结构，该方向具有向线为
Z
向线，所述源极互联结构用于连接任意
Z
向线两个所述六边形元胞1的源极金属2并引出连接外界源极，在
Z
向线上相邻所述六边形元胞1和源极互联结构还可视为形成哑铃状元胞，任意相邻所述六边形元胞1的所述多晶硅
(G
极
)
之间设有栅极互联结构
。2.
根据权利要求1所述的增加
JFET
区源极接触的源极及栅极互联埋沟锥式槽
VDMOSFET
结构，其特征在于，所述六边形元胞1在空间上包括
Pwell
区
1、Pwell
区1两侧相邻的
JFET
区的一半，在空间上所述
Pwell
区1及任意一侧相邻的
JFET
区可视作形成六边形元胞2，所述六边形元胞1与六边形元胞2尺寸相同
。3.
根据权利要求1所述的增加
JFET
区源极接触的源极及栅极互联埋沟锥式槽
VDMOSFET
结构，其特征在于，所述源极互联结构包括
Z
向线上相邻两个所述
Pwell
区1之间的
Pwell
区2，所述
Pwell
...

【专利技术属性】
技术研发人员：许一力，
申请(专利权)人：杭州谱析光晶半导体科技有限公司，
类型：发明
国别省市：