集成肖特基势垒二极管的具有低反向导通功耗的氧化镓制造技术

本发明专利技术涉及一种集成肖特基势垒二极管的具有低反向导通功耗的氧化镓

【技术实现步骤摘要】
集成肖特基势垒二极管的具有低反向导通功耗的氧化镓FinFET
[0001]
：本专利技术涉及一种集成肖特基势垒二极管的具有低反向导通功耗的氧化镓
FinFET。
[0002]
技术介绍
：半导体功率器件的耐压特性主要与半导体材料的禁带宽度密切相关
。
氧化镓（
Ga2O3）作为一种新型的宽禁带半导体材料，具有
4.8
‑
4.9eV
的超宽禁带宽度，
8 MV/cm
的超高临界击穿场强，以及高达
3444
的巴利加（
Baliga
）优值，是碳化硅（
SiC
）的
10
倍，硅（
Si
）的
3444
倍
。
在半导体制造工艺上，氧化镓材料具有能实现
10
14
‑
10
20
cm
‑3可控
n
型掺杂
、
低成本晶片等优点，可以制备具有超低损耗的高压功率器件
。
[0003]鳍式场效应晶体管（
FinFET
）结构是目前氧化镓（
Ga2O3
）功率器件采用的主流器件结构之一
。
常规的氧化镓
FinFET
结构如图1所示，实现增强型工作模式至关重要
。
在
p
型掺杂实现困难的情况下，一种实现增强型器件有效的方法是使用通过
Mg/N
离子注入或氧退火形成的高阻电流阻挡层（
CBL
），另一种是使用具有强夹断效应的
Fin
沟道（
FinFET
）
。
然而，
CBL
和
Fin
沟道都会增加器件在反向导通状态下的电阻，导致较大的反向导通损耗，从而影响器件在功率转换中的应用
。
[0004]虽然采用外部反并联二极管是一种可行的解决方案，但代价是寄生阻抗大
、
成本高和噪声大
。
因此如何高效降低反向导通损耗成为了
FinFET
应用的一大难点
。
[0005]
技术实现思路
：本专利技术针对上述现有技术存在的问题做出改进，即本专利技术所要解决的技术问题是提供一种集成肖特基势垒二极管的具有低反向导通功耗的氧化镓
FinFET
，以改善反向导通损耗和反向电流分布，增强氧化镓
FinFET
器件的反向特性
。
[0006]为了实现上述目的，本专利技术采用的技术方案是：一种集成肖特基势垒二极管的具有低反向导通功耗的氧化镓
FinFET
，包括
FinFET
区与肖特基势垒二极管区，所述
FinFET
区与肖特基势垒二极管区均包括自下而上依次设置的漏极金属层
、
高掺杂
N
型氧化镓衬底
、
低掺杂
N
型氧化镓外延层，所述
FinFET
区的漏极电极与肖特基势垒二极管区的阴极电极共用漏极金属层，所述漏极金属层沉积在高掺杂
N
型氧化镓衬底下方，并与高掺杂
N
型氧化镓衬底形成欧姆接触；所述低掺杂
N
型氧化镓外延层沉积在高掺杂
N
型氧化镓衬底上；所述
FinFET
区还包括低掺杂
N
型氧化镓
Fin
沟道层
、
栅极介质层
、
栅极金属层
、
氧化物介质层
、
高掺杂
N
型氧化镓外延层
、
源极金属层，所述低掺杂
N
型氧化镓
Fin
沟道层是在低掺杂
N
型氧化镓外延层上刻蚀得到的，所述栅极介质层沉积在低掺杂
N
型氧化镓
Fin
沟道层的侧壁以及低掺杂
N
型氧化镓外延层的上表面；所述栅极金属层沉积在栅极介质层的表面；所述高掺杂
N
型氧化镓外延层沉积在低掺杂
N
型氧化镓
Fin
沟道层的上表面；氧化物介质层沉积区域由下而上包括低掺杂
N
型氧化镓外延层上表面
、
栅极介质层的表面
、
源极金属层的表面
、
低掺杂
N
型氧化镓
Fin
沟道层的侧壁以及高掺杂
N
型氧化镓外延层的侧壁；所述源极金属层沉积在高掺杂
N
型氧化镓外延层的上表面和氧化物介质层的上表面，源极金属层与高掺杂
N
型氧化镓外延层形成欧姆接触；所述肖特基势垒二极管区还包括阳极金属层，所述阳极金属层沉积
在低掺杂
N
型氧化镓外延层上方，并与低掺杂
N
型氧化镓外延层形成肖特基接触
。
[0007]进一步的，在肖特基势垒二极管区中，漏极金属层沉积在高掺杂
N
型氧化镓衬底下方，并与高掺杂
N
型氧化镓衬底形成欧姆接触，作为肖特基势垒二极管区的阴极；所述漏极金属层的厚度为
0.02
‑2μ
m。
[0008]进一步的，所述栅极金属层与阳极金属层的材料均为铂金
、
镍
、
钼
、
金或铜
。
[0009]进一步的，所述栅极金属层与阳极金属层的厚度为
0.02
‑
0.1
μ
m。
[0010]进一步的，所述低掺杂
N
型氧化镓
Fin
沟道层采用掺杂浓度为5×
10
15
‑
10
17
cm
‑3的氧化镓材料，低掺杂
N
型氧化镓
Fin
沟道层的厚度为
0.5
‑3μ
m
，低掺杂
N
型氧化镓
Fin
沟道层的宽度为
0.1
‑2μ
m。
[0011]进一步的，所述栅极介质层采用的材料为氧化铝
、
氮化硅
、
氧化铪或二氧化硅，栅极介质层的厚度为
0.03
‑
0.1
μ
m。
[0012]进一步的，所述氧化物介质层采用的材料为二氧化硅，氧化物介质层的厚度为
0.02
‑
1.5
μ
m。
[0013]进一步的，所述高掺杂
N
型氧化镓外延层厚度为
0.03
‑2μ
m
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种集成肖特基势垒二极管的具有低反向导通功耗的氧化镓
FinFET
，其特征在于：包括
FinFET
区与肖特基势垒二极管区，所述
FinFET
区与肖特基势垒二极管区均包括自下而上依次设置的漏极金属层
、
高掺杂
N
型氧化镓衬底
、
低掺杂
N
型氧化镓外延层，所述
FinFET
区的漏极电极与肖特基势垒二极管区的阴极电极共用漏极金属层，所述漏极金属层沉积在高掺杂
N
型氧化镓衬底下方，并与高掺杂
N
型氧化镓衬底形成欧姆接触；所述低掺杂
N
型氧化镓外延层沉积在高掺杂
N
型氧化镓衬底上；所述
FinFET
区还包括低掺杂
N
型氧化镓
Fin
沟道层
、
栅极介质层
、
栅极金属层
、
氧化物介质层
、
高掺杂
N
型氧化镓外延层
、
源极金属层，所述低掺杂
N
型氧化镓
Fin
沟道层是在低掺杂
N
型氧化镓外延层上刻蚀得到的，所述栅极介质层沉积在低掺杂
N
型氧化镓
Fin
沟道层的侧壁以及低掺杂
N
型氧化镓外延层的上表面；所述栅极金属层沉积在栅极介质层的表面；所述高掺杂
N
型氧化镓外延层沉积在低掺杂
N
型氧化镓
Fin
沟道层的上表面；氧化物介质层沉积区域由下而上包括低掺杂
N
型氧化镓外延层上表面
、
栅极介质层的表面
、
源极金属层的表面
、
低掺杂
N
型氧化镓
Fin
沟道层的侧壁以及高掺杂
N
型氧化镓外延层的侧壁；所述源极金属层沉积在高掺杂
N
型氧化镓外延层的上表面和氧化物介质层的上表面，源极金属层与高掺杂
N
型氧化镓外延层形成欧姆接触；所述肖特基势垒二极管区还包括阳极金属层，所述阳极金属层沉积在低掺杂
N
型氧化镓外延层上方，并与低掺杂
N
型氧化镓外延层形成肖特基接触
。2.
根据权利要求1所述的集成肖特基势垒二极管的具有低反向导通功耗的氧化镓
FinFET
，其特征在于：在肖特基势垒二极管区中，漏极金属层沉积在高掺杂
N
型氧化镓衬底下方，并与高掺杂
N
型氧化镓衬底形成欧姆接触，作为肖特基势垒二极管区的阴极；所述漏极金属层的厚度为
0.02
‑2μ
m。3.
根据权利要求1所述的集成肖特基势垒二极管的具有低反向导通功耗的氧化镓
FinFET
，其特征在于：所述栅极金属层与阳极金属层的材料均为铂金
、
镍
、
钼
、
金或铜

【专利技术属性】
技术研发人员：张海忠，邓逸聪，许晓锐，
申请(专利权)人：福州大学，
类型：发明
国别省市：