一种用于微控制模块的时钟系统、微控制模以及电子设备技术方案

本申请实施例公开了一种用于微控制模块的时钟系统、微控制模以及电子设备。本申请实施例提供的技术方案通过分频器将外部时钟提供的外部时钟信号分频为第一时钟信号，计数器根据第一时钟信号对内部时钟提供的内部时钟信号进行计数得到计数结果，反馈控制模块根据计数结果生成调节信号并向内部时钟发送，内部时钟可根据调节信号调整时钟频率以使时钟精度向外部时钟的时钟精度靠近，有效提高系统时钟精度，将外部时钟和系统时钟隔离，保证微控制模块在外部时钟出现毛刺等异常时可进行正确的取指操作，保证微控制模块的正常工作。保证微控制模块的正常工作。保证微控制模块的正常工作。

【技术实现步骤摘要】
一种用于微控制模块的时钟系统、微控制模以及电子设备


[0001]本申请实施例涉及电子设备
，尤其涉及一种用于微控制模块的时钟系统、微控制模以及电子设备。

技术介绍

[0002]随着微控制模块(MCU，MicroController Unit)在工业控制、通讯、物联网等领域得到越来越广泛的应用，对微控制模块的可靠性和稳定性的要求越来越高，对微控制模块的时钟管理要求也越来越高。
[0003]微控制模块内部的时钟通常由RC振荡器提供，由于设计原理和工艺特性等缘故，RC振荡器产生的时钟精度不高且容易受温度影响，而外接晶振受温度、湿度等环境因素影响远小于内部RC振荡器，且精度比较高。在高可靠的场景下通常会选择外接晶振用作微控制模块的系统时钟源。由于是从芯片外部连接，外接晶振也面临了可靠性问题，EMC干扰、灰尘、接触不良等都有可能会导致时钟异常。在微控制模块中一般会配置时钟安全系统，该系统会实时监控外部时钟源，当外部时钟源异常时，外部时钟源关闭，系统时钟切换到一个稳定的内部时钟源，以保证微控制模块能够继续运行。
[0004]但是在实际应用中这类时钟安全系统只能保证时钟有无的安全，实际应用中也会受到温度、灰尘、EMC干扰等影响导致时钟变形或者产生毛刺，时钟变形或者毛刺形成的窄脉冲可能会导致读存储(FLASH)的等待时间不足，微控制模块无法进行正确的取指操作，导致微控制模块无法正常工作。

技术实现思路

[0005]本申请实施例提供一种用于微控制模块的时钟系统、微控制模以及电子设备，以解决相关技术中在外部时钟出现异常时微控制模块无法进行正确的取指操作，导致微控制模块无法正常工作的技术问题，保证微控制模块在外部时钟出现异常时进行正确的取指操作，保证微控制模块的正常工作。
[0006]在第一方面，本申请实施例提供了一种用于微控制模块的时钟系统，包括分频器、计数器、频率监测模块以及反馈控制模块，其中：
[0007]所述分频器的输入端用于连接外部时钟，所述分频器的第一输出端与所述计数器的第一输入端连接，所述分频器的第二输出端与所述频率监测模块的输入端连接，所述分频器用于将所述外部时钟提供的外部时钟信号分频为第一时钟信号和第二时钟信号，并向所述计数器发送所述第一时钟信号，以及向所述频率监测模块发送所述第二时钟信号；
[0008]所述计数器的第二输入端用于连接内部时钟，所述计数器的输出端与所述反馈控制模块的第一输入端连接，所述计数器用于根据所述第一时钟信号对所述内部时钟提供的内部时钟信号进行计数，并向所述反馈控制模块发送计数结果；
[0009]所述频率监测模块的第一输出端与所述反馈控制模块的第二输入端连接，所述频率监测模块用于根据所述第二时钟信号对所述外部时钟的工作状态进行监测，并向所述反
馈控制模块发送监测结果；
[0010]所述反馈控制模块的输出端与所述内部时钟的输入端连接，所述反馈控制模块用于在所述监测结果指示所述外部时钟的工作状态正常的情况下，根据所述计数结果生成调节信号，并向所述内部时钟发送所述调节信号，以供所述内部时钟根据所述调节信号调整时钟频率，以使所述内部时钟的时钟精度向所述外部时钟的时钟精度靠近。
[0011]在第二方面，本申请实施例提供了一种电子设备，包括微控制模块、外部时钟、内部时钟以及如第一方面任一项所述的时钟系统，所述外部时钟与所述时钟系统中的分频器的输入端连接，所述内部时钟与所述反馈控制模块的输出端连接，所述内部时钟与所述微控制模块连接，其中：
[0012]所述时钟系统用于获取所述外部时钟提供的外部时钟信号以及所述内部时钟提供的内部时钟信号，根据所述外部时钟信号以及所述内部时钟信号生成调节信号，并向所述内部时钟发送所述调节信号；
[0013]所述内部时钟用于根据所述调节信号调整时钟频率，以使所述内部时钟的时钟精度向所述外部时钟的时钟精度靠近，并向所述微控制模块发送内部时钟信号。
[0014]本申请实施例通过分频器将外部时钟提供的外部时钟信号分频为第一时钟信号，计数器根据第一时钟信号对内部时钟提供的内部时钟信号进行计数得到计数结果，反馈控制模块根据计数结果生成调节信号并向内部时钟发送，内部时钟可根据调节信号调整时钟频率以使时钟精度向外部时钟的时钟精度靠近，有效提高系统时钟精度，并且系统时钟在外部时钟异常时不需要根据外部时钟进行调整，也不会涉及从外部时钟到内部时钟的切换过程，即使外部时钟出现异常也不会影响内部时钟的正常工作，将外部时钟和系统时钟隔离，保证微控制模块在外部时钟出现毛刺等异常时可进行正确的取指操作，保证微控制模块的正常工作。
附图说明
[0015]图1是本申请实施例提供的一种用于微控制模块的时钟系统的原理框图；
[0016]图2是本申请实施例提供的另一种用于微控制模块的时钟系统的原理框图；
[0017]图3是本申请实施例提供的一种第一时钟信号和内部时钟信号号的显示示意图；
[0018]图4是本申请实施例提供的一种频率监测模块的原理框图；
[0019]图5是一种频率监测模块的结构示意图；
[0020]图6是本申请实施例提供的一种微控制模块的原理框图；
[0021]图7是本申请实施例提供的一种电子设备的原理框图。
[0022]附图标记：1、分频器；2、计数器；3、频率监测模块；31、开关电容模块；311、第一开关单元；312、第一电容；32、信号调制模块；321、第一电流源；322、第二电流源；323、第一参考电压源；324、第二电容；325、第一比较器；326、第二开关单元；33、占空比检测模块；331、第一电阻；332、第二比较器；333、第三电容；334、第三比较器；335、第二参考电压源；336、第三参考电压源；337、或门单元；4、反馈控制模块；5、外部时钟；6、内部时钟；7、主控单元；100、微型控制模块；101、时钟系统。
具体实施方式
[0023]为了使本申请的目的、技术方案和优点更加清楚，下面结合附图对本申请具体实施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部内容。
[0024]在本申请实施例的描述中，除非另有明确的规定和限定，术语“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时上述处理可以被终止，但是还可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于微控制模块的时钟系统，其特征在于，包括分频器、计数器以及反馈控制模块，其中：所述分频器的输入端用于连接外部时钟，所述分频器的第一输出端与所述计数器的第一输入端连接，所述分频器用于将所述外部时钟提供的外部时钟信号分频为第一时钟信号，并向所述计数器发送所述第一时钟信号；所述计数器的第二输入端用于连接内部时钟，所述计数器的输出端与所述反馈控制模块的第一输入端连接，所述计数器用于根据所述第一时钟信号对所述内部时钟提供的内部时钟信号进行计数，并向所述反馈控制模块发送计数结果；所述反馈控制模块的输出端与所述内部时钟的输入端连接，所述反馈控制模块用于根据所述计数结果生成调节信号，并向所述内部时钟发送所述调节信号，以供所述内部时钟根据所述调节信号调整时钟频率，以使所述内部时钟的时钟精度向所述外部时钟的时钟精度靠近。2.根据权利要求1所述的用于微控制模块的时钟系统，其特征在于，还包括频率监测模块，其中：所述分频器的第二输出端与所述频率监测模块的输入端连接，所述分频器还用于将所述外部时钟提供的外部时钟信号分频为第二时钟信号，并向所述频率监测模块发送所述第二时钟信号；所述频率监测模块的第一输出端与所述反馈控制模块的第二输入端连接，所述频率监测模块用于根据所述第二时钟信号对所述外部时钟的工作状态进行监测，并向所述反馈控制模块发送监测结果；所述反馈控制模块用于在所述监测结果指示所述外部时钟的工作状态正常的情况下，根据所述计数结果生成调节信号。3.根据权利要求2所述的用于微控制模块的时钟系统，其特征在于，所述内部时钟用于连接微控制模块中的主控单元，并向所述主控单元发送所述内部时钟信号，所述频率监测模块的第二输出端与主控单元连接，所述频率监测模块还用于向所述主控单元发送所述监测结果，以供所述主控单元根据所述监测结果进行时钟异常处理。4.根据权利要求2所述的用于微控制模块的时钟系统，其特征在于，所述分频器将所述外部时钟提供的外部时钟信号分频为第一时钟信号和第二时钟信号包括：所述分频器根据设定的分频系数将所述外部时钟提供的外部时钟信号分频为第一时钟信号和第二时钟信号。5.根据权利要求1所述的用于微控制模块的时钟系统，其特征在于，所述计数器根据所述第一时钟信号对所述内部时钟提供的内部时钟信号进行计数，包括：所述计数器在所述第一时钟信号的每个周期内，对所述内部时钟提供的内部时钟信号进行计数。6.根据权利要求1所述的用于微控制模块的时钟系统，其特征在于，所述反馈控制模块根据所述计数结果生成调节信号，包括：所述反馈控制模块根据所述计数结果、所述分频器的分频系数、所述外部时钟的第一预期频率以及所述内部时钟的第二预期频率确定时钟误差；所述反馈控制模块根据所述时钟误差、所述计数结果、所述分频系数、所述第一预期频
率以及所述第二预期频率生成调节信号。7.根据权利要求6所述的用于微控制模块的时钟系统，其特征在于，所述时钟误差基于以下公式进行确定：其中，clk_acc
′
为当前的时钟误差，F
ECK
为第一预期频率，F
HRC
为第二预期频率，DIV为分频系数，count为计数结果。8.根据权利要求6所述的用于微控制模块的时钟系统，其特征在于，所述反馈控制模块根据所述时钟误差、所述计数结果、所述分频系数、所述第一预期频率以及所述第二预期频率生成调节信号，包括：根据所述分频系数、所述第一预期频率以及所述第二预期频率确定预期计数；在所述时钟误差大于零并且所述计数结果小于所述预期计数、所述时钟误差小于零并且所述计数结果大于等于所述预期计数和/或所述时钟误差为零并且所述计数结果与所述预期计数相等的情况下，生成指示保持时钟频率的调节信号；在所述时钟误差大于零并且所述计数结果大于等于所述预期计数和/或所述时钟误差为零并且所述计数结果大于所述预期计数的情况下，生成指示降低时钟频率的调节信号；在所述时钟误差小于零并且所述计数结果小于所述预期计数和/或所述时钟误差为零并且所述计数结果小于所述预期计数的情况下，生成指示增大时钟频率的调节...

【专利技术属性】
技术研发人员：林盈宇，
申请(专利权)人：广州思睿芯科半导体有限公司，
类型：发明
国别省市：