一种时钟控制装置及方法，包括时钟源模块、时钟开关模块、外部器件控制器和外部输入口；时钟源模块的输出端通过时钟开关模块与外部器件控制器的时钟信号输入端相连，外部器件控制器的输入端与外部输入口相连；以及外部输入口与时钟开关模块的开关使能端相连。本时钟控制装置在将外部输入口配置为响应于外部器件被接入到外部输入口，生成与外部输入口的状态相关联的接入检测信号，进而利用接入检测信号控制时钟开关模块输出时钟信号，使得外部器件控制器正常工作，在未有外部器件接入时能够关闭外部器件控制器的时钟，而在有外部器件接入时打开时钟进行感知，从而降低芯片功耗。从而降低芯片功耗。从而降低芯片功耗。
【技术实现步骤摘要】
时钟控制装置及方法
[0001]本专利技术涉及嵌入式芯片
，特别涉及时钟控制装置及方法。
技术介绍
[0002]嵌入式芯片在传输间隙为了节约功耗，经过会针对各路时钟进行动态开关管理。例如，某路控制器不进行对外传输时，系统软件可以关闭该控制器的工作时钟以及接口时钟，以及当恢复传输时则开启这些时钟。此外，针对这些时钟通路进行自动门设计，即在不传输过程让硬件自动关闭时钟，而不需要软件介入管理。这样的时钟管理方式我们能称之为主动使能。
[0003]然而，这样的管理机制存在瑕疵，其针对某些应用场景无法覆盖。以SD卡为例，插槽上有一根检测脚与SOC(系统级芯片)相连。当SD卡插入卡槽后，检测脚的状态发生变化，该变化使得SOC内部的SD卡控制器产生中断，进而通过软件流程识别出是有SD卡插入，进行正常卡探测初始化。如果没有卡插入的情况下，我们并不能关闭SOC内部SD卡控制器的这路时钟。这是因为在卡插入时，如果SD卡控制器没有时钟，则无法产生中断，进而软件流程无法感知SD卡的插入。因此，我们只能对SD卡控制器的工作时钟进行常使能，增加了控制器芯片功耗。这样的情况我们称之为被动使能。
[0004]可见，在感知外部器件时，被动使能的时钟管理方式虽然能够实现随时感知外部器件的状态变化，但是增加了芯片功耗。
技术实现思路
[0005]本专利技术提供时钟控制装置及方法，其能够实现随时感知外部器件状态变化的同时降低芯片功耗。
[0006]在本专利技术的一个方面，提供一种时钟控制装置。该装置包括：时钟源模块，被配置为生成时钟信号；外部输入口，被配置为响应于外部器件被接入到所述外部输入口，生成与所述外部输入口的状态相关联的接入检测信号；时钟开关模块，被配置为接收所述时钟信号和所述接入检测信号，并且根据所述接入检测信号选择性地输出所述时钟信号；以及外部器件控制器，被配置为从所述时钟开关模块接收所述时钟信号，并且根据所述时钟信号经由所述外部输入口与所述外部器件进行信号传输。
[0007]在本专利技术的另一个方面，提供一种时钟控制方法。该方法包括：响应于在外部输入口上接入外部器件，生成与所述外部输入口的状态变化相关联的接入检测信号；根据所述接入检测信号使能时钟开关模块，使得所述时钟开关模块输出来自时钟源模块的时钟信号；以及利用所述时钟信号开启外部器件控制器的时钟，使得所述外部器件控制器经由所述外部输入口与所述外部器件进行信号传输。
[0008]根据本专利技术，将外部输入口配置为响应于外部器件被接入到外部输入口，生成与外部输入口的状态相关联的接入检测信号，进而利用接入检测信号控制时钟开关模块输出来自时钟源模块的时钟信号，使得外部器件控制器开始工作并根据时钟信号经由外部输入
口与外部器件进行信号传输。因此，在未有外部器件接入时能够关闭外部器件控制器提供给外部器件控制器的时钟，以降低芯片功耗，而在有外部器件接入时能够感知外部器件的接入并打开时钟。
附图说明
[0009]图1为根据本专利技术实施例的一种时钟控制装置的框图；
[0010]图2为根据本专利技术实施例的另一种时钟控制装置的框图；
[0011]图3为本专利技术实施例的一种时钟控制方法的流程图。
具体实施方式
[0012]为详细说明本专利技术的
技术实现思路
、所实现目的及效果，以下结合实施方式并配合附图予以说明。
[0013]在已有技术中，对于需要感知外部器件状态变化的使用场合，常使用被动使能的时钟管理方式，增加了芯片功耗。
[0014]为了解决至少上述技术问题，本公开提供了一种时钟控制装置。根据本公开，在外部期器件接入时，外部输入口产生接入检测信号，依靠接入检测信号使能时钟开关模块，从而打开外部器件控制器的时钟。以此方式，根据本公开的实施例能够保持外部器件控制器的时钟处于关闭状态，直至外部输入口有外部器件接入时，才对时钟开关模块使能，打开外部器件控制器的时钟，使其能够正常感知外部器件，减少了外部器件控制器不必要的工作时长，降低芯片功耗。
[0015]下文中，将参考具体实施例并且结合附图描述根据本公开的技术方案。
[0016]根据本专利技术的一个方面，图1是示出根据本专利技术实施例的时钟控制装置100的框图。参照图1，时钟控制装置100包括集成设置在系统级芯片SOC内的时钟源模块102、外部输入口104、时钟开关模块106和外部器件控制器108。
[0017]时钟源模块102被配置为生成时钟信号。
[0018]外部输入口104被配置为响应于外部器件被接入到外部输入口104，生成与外部输入口104的状态相关联的接入检测信号。
[0019]时钟开关模块106被配置为接收时钟信号和接入检测信号，并且根据接入检测信号选择性地输出时钟信号。
[0020]外部器件控制器108被配置为从时钟开关模块106接收时钟信号，并且根据时钟信号经由外部输入口与外部器件进行信号传输。此外，外部器件控制器108还被配置为根据时钟信号触发系统中断流程，以针对外部器件进行初始化。
[0021]在一些实施例中，时钟源模块102的输出端通过时钟开关模块106与外部器件控制器108的时钟信号输入端电耦合，外部器件控制器108的输入/输出端与外部输入口104电耦合，以及外部输入口104与时钟开关模块106的开关使能端电耦合。
[0022]在一些实施例中，时钟控制装置100还可以包括开关控制功能模块110。开关控制功能模块110被配置为从外部输入口104接收接入检测信号，并且根据状态过滤配置信息对接入检测信号进行输出触发判定，以向时钟开关模块106输出经过状态过滤后的接入检测信号。在一些实施例中，开关控制功能模块110包括可配置单元，可配置单元被配置为存储
状态过滤配置信息。
[0023]在一些实施例中，外部输入口104通过开关控制功能模块110与时钟开关模块106的开关使能端电耦合。开关控制功能模块110被配置为根据外部输入口104的状态变化向时钟开关模块106输出经过状态过滤后的接入检测信号作为使能信号，以控制时钟开关模块106。以此方式，在外部输入口104与时钟开关模块106之间增设开关控制功能模块110，根据状态过滤配置信息对接入检测信号进行输出触发判定，以向时钟开关模块106输出经过状态过滤后的接入检测信号，不同的触发判定可扩展实现多种时钟开启方式，以满足不同类型的外部器件的使用需求，提高时钟控制装置使用的灵活性和实用性。
[0024]在一些实施例中，开关控制功能模块110包括电平检测控制模块，电平检测控制模块被配置为检测外部输入口104的有效电平，并根据有效电平控制时钟开关模块106。在其他实施例中，开关控制功能模块110包括计时控制模块，计时控制模块被配置为计算外部输入口104的有效信号时长，并根据有效信号时长控制时钟开关模块106。以此方式，开关控制功能模块110可以以电平高低或者计算有效电平时长的判别方式来使能时钟开关模块106，有效避免发生误触发的情况，增加装置时钟控制的稳定性。
[本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种时钟控制装置，其特征在于，包括：时钟源模块，被配置为生成时钟信号；外部输入口，被配置为响应于外部器件被接入到所述外部输入口，生成与所述外部输入口的状态相关联的接入检测信号；时钟开关模块，被配置为接收所述时钟信号和所述接入检测信号，并且根据所述接入检测信号选择性地输出所述时钟信号；以及外部器件控制器，被配置为从所述时钟开关模块接收所述时钟信号，并且根据所述时钟信号经由所述外部输入口与所述外部器件进行信号传输。2.根据权利要求1所述的装置，其特征在于，所述时钟源模块的输出端通过所述时钟开关模块与所述外部器件控制器的时钟信号输入端电耦合，所述外部器件控制器的输入/输出端与所述外部输入口电耦合；以及所述外部输入口与所述时钟开关模块的开关使能端电耦合。3.根据权利要求1所述的装置，其特征在于，还包括：开关控制功能模块，被配置为从所述外部输入口接收所述接入检测信号，并且根据状态过滤配置信息对所述接入检测信号进行输出触发判定，以向所述时钟开关模块输出经过状态过滤后的所述接入检测信号。4.根据权利要求3所述的装置，其特征在于，所述开关控制功能模块包括可配置单元，所述可配置单元被配置为存储所述状态过滤配置信息。5.根据权利要求3所述的装置，其特征在于，所述外部输入口通过所述开关控制功能模块与所述时钟开关模块的开关使能端电耦合；所述开关控制功能模块被配置为根据所述外部输入口的状态变化向所述时钟开关模块输出经过状态过滤后的所述接入检测信号作为使能信号，以控制所述时钟开关模块。6.根据权利要求3所述的装置，其特征在于，所述开关控制功能模块包括电平检测控制模块，所述电平检测控制模块被配置为检测所述外部输入口的有效电平，并根据所述有效电平控制所述时钟开关模块。7.根据权利要求3所述的装置，其特征在于，所述开关控制功能模块包括计时控制模块，所述计时控制模块被配置为计算所述外部输入口的有效信号时长，并根据所述有效信号时长控制所述时钟开关模块。8.根据权利要求3所述的装置，其特征在于，所述外部输入口包括多个输入端口，所述开关控制功能模块包括组合逻辑控制模块，所述组合逻辑控制模块被配置为检测所述多个输入端口的输入信号的组合逻辑关系，并根据所述组合逻辑关系控制所述时钟开关模块。9.根据权利要求3所述的装置，其特征在于，所述外部输入口包括多个输入端口，所述开关控制功能模块包括时序控制模块，所述时...
【专利技术属性】
技术研发人员：谢修鑫，
申请(专利权)人：瑞芯微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。