一种时钟板及时钟兼容验证系统技术方案

本申请提供一种时钟板及时钟兼容验证系统，应用于计算技术领域，该时钟板包括时钟模块、同步模块以及至少一个第一连接器，每个第一连接器分别与时钟模块以及同步模块相连，时钟模块以及同步模块通过第一连接器与相应的验证主板中的片上系统可拆卸连接，时钟模块生成各片上系统所需的时钟信号，同时，同步模块传输各验证主板之间的同步信号以实现时钟同步，确保各验证主板的片上系统同源运行，进而可以进行兼容性验证，本实用新型专利技术提供独立的时钟板，其上的时钟模块通过连接器与验证主板可拆卸连接，进而实现时钟板与验证主板之间的灵活更换，有效缩短验证周期，提高验证效率，同时降低验证成本。降低验证成本。降低验证成本。

【技术实现步骤摘要】
一种时钟板及时钟兼容验证系统


[0001]本申请涉及计算机
，具体涉及一种时钟板及时钟兼容验证系统。

技术介绍

[0002]时钟信号是确保计算机系统正常工作的关键，计算机系统中处理器的运行速度、执行周期以及最基本的时钟功能等都是基于时钟信号实现的。而随着片上系统(System on Chip，SoC)的不断发展，对片外时钟也提出越来越高的要求，只有通过兼容性验证的片外时钟才能应用于SoC。
[0003]现有应用中，在对时钟板进行兼容性验证时，通常直接将时钟板电路设计在SoC验证板，并在SoC验证板上进行兼容性测试。由于SoC验证板的制作费用通常比较昂贵，制作周期长，一旦未能通过兼容性测试，就需要重新制备SoC验证板，显然，这种验证方式不仅验证周期长、验证效率低下，而且成本过高。

技术实现思路

[0004]有鉴于此，本申请致力于提供一种时钟板及时钟兼容验证系统，时钟板设置连接器，通过连接器与验证主板可拆卸连接，进而实现时钟板与验证主板之间的灵活更换，有效缩短验证周期，提高验证效率，同时降低验证成本。
[0005]第一方面，本申请提供一种时钟板，包括：时钟模块、同步模块以及至少一个第一连接器，其中，
[0006]每个所述第一连接器分别与所述时钟模块以及所述同步模块相连；
[0007]所述时钟模块以及所述同步模块通过所述第一连接器与相应的验证主板中的片上系统可拆卸连接；
[0008]所述时钟模块用于生成各所述片上系统所需的时钟信号；
[0009]所述同步模块用于传输各所述验证主板之间的同步信号，以实现时钟同步。
[0010]在一种可能的实施方式中，本申请第一方面提供的时钟板，还包括：至少一个连接器总成，其中，
[0011]所述连接器总成包括与所述第一连接器适配的第二连接器和连接线缆；
[0012]所述第二连接器包括连接座和连接头；
[0013]所述连接线缆的一端与所述第二连接器的连接座相连，所述连接线缆的另一端与所述第二连接器的连接头相连。
[0014]在一种可能的实施方式中，所述同步模块与所述时钟模块相连，基于所述时钟模块的时钟信号运行。
[0015]在一种可能的实施方式中，所述同步模块包括时钟源和信号传输模块，其中，
[0016]所述时钟源与所述信号传输模块相连，为所述信号传输模块提供时钟信号；
[0017]所述信号传输模块分别与各所述第一连接器相连，所述信号传输模块用于传输各所述验证主板之间的同步信号，以实现时钟同步。
[0018]在一种可能的实施方式中，所述时钟模块包括：时钟生成器和时钟缓冲器，其中，
[0019]所述时钟生成器用于生成基准时钟信号；
[0020]所述时钟缓冲器用于基于所述基准时钟信号输出多路不同频率的时钟信号。
[0021]在一种可能的实施方式中，所述第一连接器包括连接座和连接头，所述验证主板中的片上系统与所述第一连接器的连接座或所述第一连接器的连接头相连。
[0022]在一种可能的实施方式中，本申请第一方面任一项提供的时钟板，还包括电源模块，所述电源模块分别与所述时钟模块以及所述同步模块电连接。
[0023]在一种可能的实施方式中，所述同步模块基于复杂可编程逻辑器件CPLD实现。
[0024]第二方面、本申请提供一种时钟兼容验证系统，包括：至少一块验证主板和本技术第一方面任一项提供的时钟板，其中，
[0025]所述验证主板设置有片上系统；
[0026]所述片上系统与所述时钟板可拆卸连接。
[0027]在一种可能的实施方式，在包括多块所述验证主板的情况下，各所述验证主板之间通过快速互连传输接口相连。
[0028]基于上述内容，本申请提供的时钟板包括时钟模块、同步模块以及至少一个第一连接器，每个第一连接器分别与时钟模块以及同步模块相连，时钟模块以及同步模块通过第一连接器与相应的验证主板中的片上系统可拆卸连接，基于此连接，时钟模块生成各片上系统所需的时钟信号，同时，同步模块传输各验证主板之间的同步信号以实现时钟同步，确保各验证主板的片上系统同源运行，进而可以进行兼容性验证，与现有技术将时钟模块设计在验证主板上的方式相比，本技术提供独立的时钟板，其上的时钟模块通过连接器与验证主板可拆卸连接，进而实现时钟板与验证主板之间的灵活更换，有效缩短验证周期，提高验证效率，同时降低验证成本。
附图说明
[0029]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0030]图1是本技术实施例提供的一种时钟板的结构框图。
[0031]图2是本技术实施例提供的一种时钟板的应用场景示意图。
[0032]图3是本技术实施例提供的时钟板中同步模块的结构示意图。
[0033]图4是本技术实施例提供的一种时钟兼容验证系统的结构框图。
具体实施方式
[0034]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0035]如前所述，现有技术在对时钟板进行兼容性验证时，通常直接将时钟板电路设计
在SoC验证板，并在SoC验证板上进行兼容性测试，也就是说，时钟板是作为SoC验证板的一部分，与验证板设置在一起的。由于SoC验证板的制作费用通常比较昂贵，而且制作周期长，一旦当前连接的时钟板未能通过兼容性测试，就需要重新制备SoC验证板，当前的SoC验证板便会作废失效，显然，这种验证方式不仅会因为重新制作验证板导致验证周期长、验证效率低下，而且成本过高。
[0036]为解决这一技术问题，本技术提供一种时钟板，与现有技术将时钟模块设计在验证主板上的方式相比，本技术提供独立的时钟板，时钟板上的时钟模块通过连接器与验证主板可拆卸连接，进而实现时钟板与验证主板之间的灵活更换，有效缩短验证周期，提高验证效率，同时降低验证成本。
[0037]基于上述内容，参见图1，图1是本技术实施例提供的一种时钟板的结构框图，本实施例提供的时钟板，包括：时钟模块10、同步模块20以及至少一个第一连接器30(图中以2个第一连接器示出)，其中，
[0038]如图1所示，对于时钟板上的任意一个第一连接器30而言，第一连接器30分别与时钟模块10以及同步模块20相连，时钟模块10以及同步模块20传输的任何信号均可通过第一连接器30完成传递。
[0039]在实际应用中，时钟模块10用于生成作为各验证主板中的SoC运行基础的时钟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟板，其特征在于，包括：时钟模块、同步模块以及至少一个第一连接器，其中，每个所述第一连接器分别与所述时钟模块以及所述同步模块相连；所述时钟模块以及所述同步模块通过所述第一连接器与相应的验证主板中的片上系统可拆卸连接；所述时钟模块用于生成各所述片上系统所需的时钟信号；所述同步模块用于传输各所述验证主板之间的同步信号，以实现时钟同步。2.根据权利要求1所述的时钟板，其特征在于，还包括：至少一个连接器总成，其中，所述连接器总成包括与所述第一连接器适配的第二连接器和连接线缆；所述第二连接器包括连接座和连接头；所述连接线缆的一端与所述第二连接器的连接座相连，所述连接线缆的另一端与所述第二连接器的连接头相连。3.根据权利要求1所述的时钟板，其特征在于，所述同步模块与所述时钟模块相连，基于所述时钟模块的时钟信号运行。4.根据权利要求1所述的时钟板，其特征在于，所述同步模块包括时钟源和信号传输模块，其中，所述时钟源与所述信号传输模块相连，为所述信号传输模块提供时钟信号；所述信号传输模块分别与各所述第一连接器相连，所述信号传输模块用...

【专利技术属性】
技术研发人员：陈雪，郭良伟，孙玉梅，刘付东，
申请(专利权)人：飞腾信息技术有限公司，
类型：新型
国别省市：