半导体装置及其制造方法制造方法及图纸

本发明专利技术公开一种半导体装置及其制造方法。半导体装置包括沟道层、在沟道层上的栅极元件、至少部分地嵌入沟道层中的多个源极/漏极元件。多个源极/漏极元件位于栅极元件的相对两侧。多个源极/漏极元件包括金属元件和下硅化物元件，下硅化物元件介于金属元件和沟道层之间。下硅化物元件具有小于2at％的氢含量。下硅化物元件具有小于2at％的氢含量。下硅化物元件具有小于2at％的氢含量。

【技术实现步骤摘要】
半导体装置及其制造方法


[0001]本专利技术涉及一种半导体装置及其制造方法，且特别是涉及一种包括高电子迁移率晶体管结构的半导体装置及其制造方法。

技术介绍

[0002]近年来，高电子迁移率晶体管(High electron mobility transistors；HEMTs)已广泛地应用于各种方面。具体而言，高电子迁移率晶体管包括具有高电子迁移率的二维电子气(two
‑
dimensional electron gas；2
‑
DEG)的特性使此种晶体管结构适合应用于各种高速与高功率电子元件。
[0003]高电子迁移率晶体管的发展仍面临一些尚未解决的重要问题；例如，源极/漏极元件和沟道层接面处的接触电阻(contact resistance)过大可能会降低晶体管结构的电性表现。
[0004]因此，如何提出一种降低接触电阻的技术是本领域业者不断努力的目标。

技术实现思路

[0005]本专利技术的一方面提出一种半导体装置。半导体装置包括一沟道层、在沟道层上的一栅极元件、至少部分地嵌入沟道层中的多个源极/漏极元件。多个源极/漏极元件位于栅极元件的相对两侧。多个源极/漏极元件包括一金属元件和一下硅化物元件，下硅化物元件介于金属元件和沟道层之间。下硅化物元件具有小于2at％的氢含量。
[0006]本专利技术的另一方面提出一种用以制造一半导体装置的方法。方法包括以下步骤：在一基板上形成一沟道层；在沟道层上形成一阻障层；在阻障层上形成一栅极元件；形成通过阻障层的一孔洞，孔洞的一底部低于沟道层的一上表面；以及形成一源极/漏极元件。形成源极/漏极元件的步骤包括：使一硅膜衬里式地形成在孔洞中，硅膜具有小于5at％的氢含量；在硅膜上形成一第一金属膜和一第二金属膜，第一金属膜和第二金属膜包括不同材料。
[0007]根据上述实施例，本专利技术所提供的半导体装置通过配置低氢含量的硅化物元件来降低晶体管结构的源极/漏极元件和沟道层接面处的接触电阻，并提升半导体装置的电性表现，以改善前述现有问题。
[0008]为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附的附图详细说明如下。
附图说明
[0009]图1是本专利技术一实施例的半导体装置的示意图；
[0010]图2～图4是本专利技术一实施例的用以制造半导体装置的方法示意图。
具体实施方式
[0011]以下结合附图和具体实施例，对本专利技术进行详细描述。
[0012]需注意的是，本专利技术并非显示出所有可能的实施例，未于本专利技术提出的其他实施态样也可能可以应用。再者，图上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和图示内容仅作叙述实施例的用途，而非用来作为限缩本专利技术保护范围。另外，实施例中的叙述，例如细部结构、制作工艺步骤和材料应用等等，仅为举例说明之用，并非对本专利技术欲保护的范围做限缩。实施例的步骤和结构的各细节可在不脱离本专利技术的精神和范围内根据实际应用制作工艺的需要而加以变化与修饰。以下是以相同/类似的符号表示相同/类似的元件做说明。
[0013]此外，在本篇内容中，所有方向性术语，例如「上表面」、「下表面」、「上方」和「下方」等，仅用于解释装置在某一特定姿态(例如是附图所示的姿态)下各部件之间的相对位置或相对方位关系。因此，如果在一个附图中所示的装置翻转，该方向性指示也相应地随之改变，但不应影响各部件之间的相对位置或相对方位关系。
[0014]此外，在本篇内容中如涉及「第一」、「第二」等叙述，其仅用于描述目的，而不能理解为指示或暗示其相对重要性或制造组装顺序，也不能理解为隐含所形容的技术特征的数量。
[0015]图1是本专利技术一实施例的半导体装置10的示意图。半导体装置10包括基板101、沿着Z方向配置于基板101上的晶体管结构100、以及介于基板101与晶体管结构100之间的缓冲层(buffer layer)102。Z方向可例如是基板101的上表面101u的法线方向。
[0016]晶体管结构100可包括沟道层103、阻障层(barrier layer)104、栅极(gate)元件105、两个源极/漏极(source/drain)元件106、以及保护层107。
[0017]沟道层103配置于缓冲层102上。栅极元件105配置于沟道层103上。阻障层104配置于沟道层103与栅极元件105之间。栅极元件105可包括控制层112和配置于控制层112上的栅极金属层111。保护层107配置沟道层103上。保护层107可覆盖阻障层104的上表面104u且可覆盖与栅极元件105。
[0018]两个源极/漏极元件106分别位于栅极元件105的相对两侧。源极/漏极元件106配置于沟道层103上。具体而言，源极/漏极元件106中的一部分位于保护层107上，源极/漏极元件106中的另一部分穿过保护层107且至少部分地嵌入沟道层103中。在此实施例中，源极/漏极元件106的下表面106b低于沟道层103的上表面103u。
[0019]源极/漏极元件106包括金属元件113、介于金属元件113和保护层107之间的至少一上硅化物元件114
‑
1、以及介于金属元件113和沟道层103之间的至少一下硅化物元件114
‑
2。上硅化物元件114
‑
1和下硅化物元件114
‑
2彼此分开。下硅化物元件114
‑
2配置在上硅化物元件部114
‑
1的下方。上硅化物部114
‑
1配置于保护层107上。在此实施例中，源极/漏极元件106包括彼此分开的两个上硅化物元件114
‑
1和一下硅化物元件114
‑
2。两个上硅化物元件114
‑
1可大致位于相同高度(或可理解为在Z方向上具有大致相同的位置)。金属元件113具有介于上硅化物元件114
‑
1和下硅化物元件114
‑
2之间的侧壁113s，侧壁113s直接接触保护层107。
[0020]晶体管结构100还可包括载流子沟道103c(在图1中以横向虚线表示)，载流子沟道103c可形成于沟道层103与阻障层104交界处附近。载流子沟道103c也可称为二维电子气。
晶体管结构100例如是高电子迁移率晶体管结构。
[0021]图2
‑
4是本专利技术一实施例的用以制造半导体装置的方法示意图。
[0022]请参照图2，提供基板101。基板101可例如是半导体基板，如掺杂或未掺杂的硅基板。在基板101的上表面101u上沿着Z方向依序形成缓冲层102、沟道层103和阻障层104，例如是通过有机金属化学气相沉积制作工艺(metal organic chemical vapor deposition；MOCVD)或分子束外延制作工艺(molecular beam epitaxy；MBE)来形成。缓冲层102可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：沟道层；栅极元件，在该沟道层上；以及多个源极/漏极元件，至少部分地嵌入该沟道层中，该些源极/漏极元件位于该栅极元件的相对两侧，其中该些源极/漏极元件包括金属元件和下硅化物元件，该下硅化物元件介于该金属元件和该沟道层之间，该下硅化物元件具有小于2at％的氢含量。2.如权利要求1所述的半导体装置，其特征在于，该些源极/漏极元件还包括上硅化物元件，该下硅化物元件在该上硅化物元件的下方且和该上硅化物元件分开。3.如权利要求2所述的半导体装置，其特征在于，还包括在该沟道层上的保护层，和该下硅化物元件之间的侧壁，该侧壁直接接触该保护层。4.如权利要求3所述的半导体装置，其特征在于，该上硅化物元件在该保护层的上方。5.如权利要求1所述的半导体装置，其特征在于，还包括介于该沟道层和该栅极元件之间的阻障层，该下硅化物元件的上表面在该阻障层的上表面的上方。6.如权利要求1所述的半导体装置，其特征在于，该些源极/漏极元件还包括两个上硅化物元件，该下硅化物元件在该些上硅化物元件的下方，该些上硅化物元件和该下硅化物元件彼此分开。7.如权利要求6所述的半导体装置，其特征在于，该些上硅化物元件大致位于相同高度。8.如权利要求1所述的半导体装置，其特征在于，该些源极/漏极元件的该下硅化物元件包括钛硅化物(titanium silicide)。9.如权利要求1所述的半导体装置，其特征在于，该些源极/漏极元件的该下硅化物元件包括含铝。10.如权利要求1所述的半导体装置，其特征在于，该些源极/漏极元件的该金属元件不含金，该些源极/漏极元件的该金属元件包括铝。11.如权利要求1所述的半导体装置，...

【专利技术属性】
技术研发人员：林大钧，叶治东，蔡馥郁，蔡滨祥，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：