一种具有埋层结构的抗单粒子P-GaN晶体管及其制备方法技术

本申请实施例涉及半导体器件技术领域，特别涉及一种具有埋层结构的抗单粒子P

【技术实现步骤摘要】
一种具有埋层结构的抗单粒子P
‑
GaN晶体管及其制备方法


[0001]本申请实施例涉及半导体器件
，特别涉及一种具有埋层结构的抗单粒子P
‑
GaN晶体管及其制备方法。

技术介绍

[0002]氮化镓(GaN)作为第三代半导体材料的代表，相比硅或砷化镓，具有更宽的禁带宽度，更高的临界击穿场强，其高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)展示出了出色的耐高压能力，并在抗单粒子辐照领域表现不俗。
[0003]耗尽型GaN基HEMT器件在无外加偏压下会引起较高的开关损耗，同时还需要额外的负偏压来维持非工作状态(关态)而增加电路功耗，当前应用受到了极大的限制。相反，增强型P型氮化物栅HEMT器件在无外加偏压时，沟道关断，并且无关态功耗，被人们广泛采用，并获得产业界的一致认可。
[0004]常规P型氮化物栅HEMT在耐压时，电场集中在栅极边缘靠近漏极一侧，此处会形成一个很高的电场峰值，使器件耐压能力降低。并且高能单粒子入射P型氮化物栅HEMT器件后会产生大量的电子空穴对，电场强度越高单粒子特性越差，致使器件性能退化或烧毁。

技术实现思路

[0005]本申请实施例提供一种具有埋层结构的抗单粒子P
‑
GaN晶体管及其制备方法，解决解决传统的P型氮化物栅HEMT器件电场集中的问题，并可以更快地吸收单粒子入射后产生的电子和空穴，提高器件的击穿电压和烧毁电压。
[0006]为解决上述技术问题，本申请实施例提供一种具有埋层结构的抗单粒子P
‑
GaN晶体管，包括：衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层、位于势垒层上的源极和漏极、位于势垒层上的氮化物层和钝化层、以及至少一个位于缓冲层内的掺杂埋层和位于氮化物层上的栅极；源极和漏极分别与势垒层形成欧姆接触；氮化物层位于源极和漏极之间，钝化层位于源极和氮化物层之间、氮化物层和漏极之间；掺杂埋层与源极或漏极相连接，掺杂埋层的顶面不高于缓冲层的顶面，掺杂埋层的底面不低于缓冲层的底面；栅极的底部与氮化物层形成欧姆接触或肖特基接触。
[0007]在一些示例性实施例中，掺杂埋层的材料包括P型氮化镓、P型氮化铝、P型铝镓氮，N型氮化镓、N型氮化铝或N型铝镓氮中的一种。
[0008]在一些示例性实施例中，上述具有埋层结构的抗单粒子P
‑
GaN晶体管，包括两个掺杂埋层，两个掺杂埋层分别位于缓冲层的两端，且两个掺杂埋层分别与所述源极、所述漏极相连接。
[0009]在一些示例性实施例中，上述具有埋层结构的抗单粒子P
‑
GaN晶体管，包括多个间隔分布在缓冲层内的掺杂埋层；其中，两个掺杂埋层分别与源极、漏极相连接，其余掺杂埋层间隔分布在两个掺杂埋层之间。
[0010]在一些示例性实施例中，氮化物层的材料包括P型氮化镓、P型氮化铝或P型铝镓氮
中的一种。
[0011]在一些示例性实施例中，沿栅极指向氮化物层的方向，掺杂埋层的高度为缓冲层的高度的1％～100％。
[0012]在一些示例性实施例中，沿源极指向漏极的方向，掺杂埋层的长度为100nm～10μm。
[0013]在一些示例性实施例中，相邻的掺杂埋层之间的间距为100nm～10μm。
[0014]在一些示例性实施例中，上述具有埋层结构的抗单粒子P
‑
GaN晶体管，还包括：用于提高载流子迁移率的插入层，插入层位于的势垒层与沟道层之间。
[0015]另一方面，本申请实施例还提供了一种具有埋层结构的抗单粒子P
‑
GaN晶体管的制备方法，包括：首先，提供衬底，在衬底上形成依次堆叠的成核层和缓冲层；然后，在缓冲层内形成掺杂埋层；掺杂埋层包括一个或多个；掺杂埋层的顶面不高于缓冲层的顶面，掺杂埋层的底面不低于缓冲层的底面；在掺杂埋层远离缓冲层底面的一侧依次形成沟道层和势垒层；在势垒层远离沟道层的一侧形成氮化物材料层，得到外延片；刻蚀氮化物材料层，形成氮化物层；在势垒层上制作掩膜，形成欧姆窗口，以形成源极、漏极；在势垒层和氮化物层上制作掩膜，形成栅极窗口，以形成栅极；在势垒层、源极、漏极和栅极的上方形成钝化材料层；在源极、漏极、栅极上方的钝化材料层上开孔，引出电极，得到晶体管。
[0016]本申请实施例提供的技术方案至少具有以下优点：
[0017]本申请实施例针对传统的P型氮化物栅HEMT器件电场集中导致HEMT器件性能退化或烧毁的问题，本申请实施例提供一种具有埋层结构的抗单粒子P
‑
GaN晶体管及其制备方法，该晶体管包括：衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层、位于势垒层上的源极和漏极、位于势垒层上的氮化物层和钝化层、以及至少一个位于缓冲层内的掺杂埋层；源极和漏极分别与势垒层形成欧姆接触；氮化物层位于源极和漏极之间，钝化层位于源极和氮化物层之间、氮化物层和漏极之间；掺杂埋层与源极或漏极相连接，掺杂埋层的顶面不高于缓冲层的顶面，掺杂埋层的底面不低于缓冲层的底面；栅极的底部与氮化物层形成欧姆接触或肖特基接触。
[0018]为了提高P型氮化物栅HEMT器件的单粒子烧毁电压，本申请在晶体管器件的缓冲层内设计一个或多个掺杂埋层，掺杂埋层分布在缓冲层内，其与源极或漏极相连接，用来耗尽非故意掺杂引入的电子，降低器件的泄漏电流；同时可以调制器件在耐压时的电场分布，降低峰值电场，以缓解单粒子效应；并且电子可以更快地被吸收到漏极，同时掺杂埋层有助于吸收栅极下缓冲层中的空穴，提高源与沟道之间的势垒，抑制栅极下的电子通道，降低了发生单粒子烧毁的风险。本申请提供的P型氮化物栅HEMT不仅可以保持增强型的特性，还可以提升器件抗单粒子的能力，从而提高器件的单粒子击穿电压和烧毁电压。
附图说明
[0019]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
[0020]图1为现有技术中一种常规结构的P型氮化物栅高电子迁移率晶体管的结构示意图；
[0021]图2为本申请一实施例提供的一种具有埋层结构的抗单粒子P
‑
GaN晶体管的结构
示意图；
[0022]图3为本申请另一实施例提供的一种具有埋层结构的抗单粒子P
‑
GaN晶体管的结构示意图；
[0023]图4为本申请又一实施例提供的一种具有埋层结构的抗单粒子P
‑
GaN晶体管的结构示意图；
[0024]图5为本申请又一实施例提供的一种具有埋层结构的抗单粒子P
‑
GaN晶体管的结构示意图；
[0025]图6为本申请又一实施例提供的一种具有埋层结构的抗单粒子P
‑
GaN晶体管的结构示意图；
[0026]图7为本申请一实施例提供的一种具有埋层结构的抗单粒子P<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有埋层结构的抗单粒子P
‑
GaN晶体管，其特征在于，包括：衬底以及依次堆叠在所述衬底上的成核层、缓冲层、沟道层和势垒层；位于所述势垒层上的源极和漏极，且所述源极和所述漏极分别与所述势垒层形成欧姆接触；位于所述势垒层上的氮化物层和钝化层，且所述氮化物层位于所述源极和所述漏极之间，所述钝化层位于所述源极和所述氮化物层之间、所述氮化物层和所述漏极之间；至少一个位于所述缓冲层内的掺杂埋层，所述掺杂埋层与所述源极或所述漏极相连接；所述掺杂埋层的顶面不高于所述缓冲层的顶面，所述掺杂埋层的底面不低于所述缓冲层的底面；位于所述氮化物层上的栅极，所述栅极的底部与所述氮化物层形成欧姆接触或肖特基接触。2.根据权利要求1所述的具有埋层结构的抗单粒子P
‑
GaN晶体管，其特征在于，所述掺杂埋层的材料包括P型氮化镓、P型氮化铝、P型铝镓氮，N型氮化镓、N型氮化铝或N型铝镓氮中的一种。3.根据权利要求1所述的具有埋层结构的抗单粒子P
‑
GaN晶体管，其特征在于，包括两个掺杂埋层，两个掺杂埋层分别位于所述缓冲层的两端，且两个掺杂埋层分别与所述源极、所述漏极相连接。4.根据权利要求1所述的具有埋层结构的抗单粒子P
‑
GaN晶体管，其特征在于，包括多个间隔分布在所述缓冲层内的掺杂埋层；其中，两个掺杂埋层分别与所述源极、所述漏极相连接，其余掺杂埋层间隔分布在两个掺杂埋层之间。5.根据权利要求1所述的具有埋层结构的抗单粒子P
‑
GaN晶体管，其特征在于，所述氮化物层的材料包括P型氮化镓、P型氮化铝、P型铝镓氮，N型氮化镓、N型氮化铝或N型铝镓...

【专利技术属性】
技术研发人员：赵胜雷，张嘎，张进成，张怡忱，游淑珍，于龙洋，张苇杭，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：