集成电路封装的形成方法技术

集成电路封装的形成方法包括：贴合第一载板至封装构件，且封装构件包括：中介层；第一半导体裸片，贴合至中介层的第一侧；第二半导体裸片，贴合至中介层的第一侧；密封剂，密封第一半导体裸片与第二半导体裸片；以及多个导电连接物，贴合至中介层的第二侧；贴合第二载板至封装基板，封装基板包括多个接合垫；当第一载板贴合至封装构件且第二载板贴合至封装基板时，使导电连接物再流动以接合封装构件的导电连接物至封装基板的接合垫；移除第一载板；以及移除第二载板。及移除第二载板。及移除第二载板。

【技术实现步骤摘要】
集成电路封装的形成方法


[0001]本公开实施例关于集成电路封装的形成方法，更特别关于采用载板以减少产品平坦度差异与高度差异的方法。

技术介绍

[0002]由于多种电子构件(如晶体管、二极管、电阻、电容器、或类似物)的集成密度持续改良，半导体产业已经历快速成长。集成密度的改良主要来自于重复缩小最小结构尺寸，以将更多构件整合至给定面积中。随着缩小的电子装置的需求成长，更小且更创造性的半导体裸片封装技术的趋势出现。

技术实现思路

[0003]在一实施例中，集成电路封装的形成方法包括：贴合第一载板至封装构件，且封装构件包括：中介层；第一半导体裸片，贴合至中介层的第一侧；第二半导体裸片，贴合至中介层的第一侧；密封剂，密封第一半导体裸片与第二半导体裸片；以及多个导电连接物，贴合至中介层的第二侧；贴合第二载板至封装基板，封装基板包括多个接合垫；当第一载板贴合至封装构件且第二载板贴合至封装基板时，使导电连接物再流动以接合封装构件的导电连接物至封装基板的接合垫；移除第一载板；以及移除第二载板。
[0004]在一实施例中，集成电路封装的形成方法包括：施加第一助焊剂至封装构件的多个导电连接物，封装构件贴合至封装载板，且封装构件包括：中介层；第一半导体裸片，接合至中介层；以及第二半导体裸片，接合至中介层且与第一半导体裸片横向相邻；施加第二助焊剂至封装基板的多个接合垫，且封装基板贴合至基板载板；对准导电连接物与接合垫；以及使导电连接物再流动，其中使导电连接物再流动之后的导电连接物的高度差异小于或等于10微米。
>[0005]在一实施例中，集成电路封装的形成方法包括：贴合多个半导体裸片至中介层的第一侧；形成密封剂于半导体裸片周围；贴合第一载板于半导体裸片与密封剂上；薄化中介层的第二侧以露出导电通孔；形成多个导电连接物于导电通孔上；接合导电连接物至封装基板的多个接合垫，且在接合时的封装基板贴合至第二载板，其中接合导电连接物之后的导电连接物具有第一高度差异；以及移除第一载板与第二载板，其中移除第一载板与第二载板之后的导电连接物具有第二高度差异，且第二高度差异大于第一高度差异。
附图说明
[0006]图1是集成电路裸片的剖视图。
[0007]图2A及图2B是一些实施例中，裸片堆叠的剖视图。
[0008]图3至图13是一些实施例中，制造集成电路封装的中间阶段的剖视图。
[0009]图14是一些其他实施例中，制造集成电路封装的中间阶段的剖视图。
[0010]其中，附图标记说明如下：
[0011]ΔF1,ΔF2,ΔF3：平坦度差异
[0012]ΔH1,ΔH2：高度差异
[0013]50：集成电路裸片
[0014]50A：第一集成电路裸片
[0015]50B：第二集成电路裸片
[0016]50F，70F：前侧
[0017]52：半导体基板
[0018]54，74：内连线结构
[0019]56：裸片连接物
[0020]58：介电层
[0021]60，60A，60B：裸片堆叠
[0022]62，76：导电通孔
[0023]70：晶圆
[0024]70A：封装区
[0025]70B：背侧
[0026]72：基板
[0027]80：集成电路装置
[0028]80A：第一集成电路装置
[0029]80B：第二集成电路装置
[0030]82，106：导电连接物
[0031]84，206：底填层
[0032]96：密封剂
[0033]102：绝缘层
[0034]104：凸块下金属化层
[0035]110：中介层
[0036]120：晶圆载板
[0037]122，132，142，222：离型层
[0038]126，226：助焊剂
[0039]130：封装载板
[0040]140：芯片载板
[0041]150：封装构件
[0042]200：封装基板
[0043]202：基板核心
[0044]204：接合垫
[0045]220：基板载板
[0046]250：集成电路封装
具体实施方式
[0047]下述详细描述可搭配图式说明，以利理解本公开的各方面。值得注意的是，各种结
构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
[0048]下述揭露内容提供许多不同实施例或实例以实施本公开的不同结构。下述特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多个实例可采用重复标号及/或符号使说明简化及明确，但这些重复不代表多种实施例中相同标号的元件之间具有相同的对应关系。
[0049]此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90度或其他角度，因此方向性用语仅用以说明图示中的方向。
[0050]在多种实施例中，接合封装构件至封装基板以组装集成电路封装。形成封装构件的方法可包括一或多道贴合集成电路装置到晶圆(如中介层)的步骤，以及埋置集成电路装置于密封剂中的步骤。集成电路装置、密封剂、与晶圆可具有不同的热膨胀系数，因此在热制程(如后续接合封装构件置封装基板)时，封装构件可能更容易翘曲或弯曲。在接合时，封装构件贴合至第一载板，而封装基板贴合至第二载板。贴合封装构件至第一载板以及贴合封装基板至第二载板，有助于在接合制程时减少封装构件与封装基板中的翘曲。在接合制程之后可移除第一载板与第二载板，使集成电路封装的构件(如封装构件与封装基板)的翘曲或弯曲最小化。如此一来，集成电路封装的组装可增加良率，且可改善效能与可信度。
[0051]图1是例示性的集成电路裸片50的剖视图。后续制程可封装多个集成电路裸片50(如图4所示的集成电路装置80)以形成封装构件150，且可进一步组装集成电路裸片50成集成电路封装250。集成电路裸片50可各自为逻辑裸片(如中央处理器、图形处理器、微控制器、或类似物)、存储器裸片(如动态随机存取存储器裸片、静态随机存取存储器裸片、或类似物)、电源管理裸片(如电源管理集成电路裸片)、射频裸片、界面裸片、感测裸片、微机电系统裸片、信号处理裸片(如数字信号处理裸片)、前端裸片(如模拟前端裸片)、类似物、或上述的组合(如单芯片系统裸片)。集成电路裸片50可形成于晶圆中。晶圆可包括不同裸片区且可切割于后续步骤中，以形成多个集成电路裸片50。集成电路裸片50包括半导体基板52、内连线结构54、裸片连接物56、与介电层58。
[0052]半导体基板52可为掺杂或未掺杂的硅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路封装的形成方法，包括：贴合一第一载板至一封装构件，且该封装构件包括：一中介层；一第一半导体裸片，贴合至该中介层的第一侧；一第二半导体裸片，贴合至该中介层的第一侧；一密封剂，密封该第一半导体裸片与该第二半导体裸片；以及多个导电连接物，贴合至该中介层的第二侧；贴合一第二载板至一封装基板，该封装基板包括多个接合垫；当该第一载板贴合至该封装构件且该第二载板贴合至该封装基板时，使所述多个导电连接物再流动以接合该封装构件的所述多个导电连接物至该封装基板的所述多个接合垫；移除该第一载板；以及移除该第二载板。2.如权利要求1所述的集成电路封装的形成方法，其中移除该第一载板与该第二载板之后，所述多个导电连接物的高度差异小于10微米。3.如权利要求1所述的集成电路封装的形成方法，其中接合所述多个导电连接物至所述多个接合垫的步骤包括：形成一第一助焊剂于所述多个导电连接物上；形成一第二助焊剂于所述多个接合垫上；对准该封装构件与该封装基板；以及施加热以再流动所述多个导电连接物。4.如权利要求1所述的集成电路封装的形成方法，其中该第一半导体裸片、该第二半导体裸片、与该密封剂的热膨胀系数不同。5.一种集成电路封装的形成方法，包括：施加一第一助焊剂至一封装构件的多个导电连接物，该封装构件贴合至一封装载板，且该封装构件包括：一中介层；一第一半导体裸片，接合至该中介层；以及一第二半导体裸片，接合至该中介层且与该第一半导体裸片横向相邻；施加一第二助焊剂至...

【专利技术属性】
技术研发人员：曹佩华，郭建利，刘国洲，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：