半导体存储装置制造方法及图纸

半导体存储装置具备多个导电层、与多个导电层对向的半导体层、及设置于它们之间的栅极绝缘膜。当将第1导电层的第1方向上的一侧的面所对应的位置设为第1位置，将第1导电层的第1方向上的另一侧的面所对应的位置设为第2位置，将第1位置及第2位置的中间位置设为第3位置，将第2导电层的第1方向上的一侧的面所对应的位置设为第4位置，将第2导电层的第1方向上的另一侧的面所对应的位置设为第5位置，将第4位置及第5位置的中间位置设为第6位置，将第1～6位置处的半导体层的与第1方向交叉的第2方向上的长度分别设为第1～6长度时，第1～3长度小于第4～6长度，第6长度大于第4、5长度，或者第3长度小于第1、2长度。2长度。2长度。

【技术实现步骤摘要】
半导体存储装置
[0001][相关申请案的引用][0002]本申请案基于2022年03月23日提出申请的在先日本专利申请案第2022
‑
047652号的优先权而主张其优先权权益，通过引用将其全部内容并入本文中。


[0003]本实施方式涉及一种半导体存储装置。

技术介绍

[0004]已知一种半导体存储装置，其具备：多个导电层，沿着第1方向排列；半导体层，沿第1方向延伸且与多个导电层对向；及栅极绝缘膜，设置于多个导电层与半导体层之间。栅极绝缘膜例如具备氮化硅(Si3N4)等绝缘性电荷储存层或浮动栅极等导电性电荷储存层等能够存储数据的存储器部。

技术实现思路

[0005]一实施方式提供一种较好地动作的半导体存储装置。
[0006]一实施方式的半导体存储装置具备：多个导电层，沿着第1方向排列；半导体层，沿第1方向延伸且与多个导电层对向；及栅极绝缘膜，设置于多个导电层与半导体层之间。多个导电层包含第1导电层及第2导电层。当将第1导电层的第1方向上的一侧的面所对应的第1方向上的位置设为第1位置，将第1导电层的第1方向上的另一侧的面所对应的第1方向上的位置设为第2位置，将第1方向上的第1位置及第2位置的中间位置设为第3位置，将第2导电层的第1方向上的一侧的面所对应的第1方向上的位置设为第4位置，将第2导电层的第1方向上的另一侧的面所对应的第1方向上的位置设为第5位置，将第1方向上的第4位置及第5位置的中间位置设为第6位置，将第1位置～第6位置处的半导体层的与第1方向交叉的第2方向的长度分别设为第1长度～第6长度时，第1长度～第3长度小于第4长度～第6长度，第6长度大于第4长度及第5长度，或者第3长度小于第1长度及第2长度。
[0007]根据上述构成，能够提供一种较好地动作的半导体存储装置。
附图说明
[0008]图1是表示第1实施方式的半导体存储装置的一部分构成的示意性俯视图。
[0009]图2是表示该半导体存储装置的一部分构成的示意性剖视图。
[0010]图3是放大表示图2的A所示的部分的示意性剖视图。
[0011]图4是放大表示图2的B所示的部分的示意性剖视图。
[0012]图5是用以对导电层110的材料进行说明的示意性曲线图。
[0013]图6是用以对导电层110的材料进行说明的示意性曲线图。
[0014]图7是用以对导电层110的材料进行说明的示意性曲线图。
[0015]图8是表示第1实施方式的半导体存储装置的制造方法的示意性剖视图。
[0016]图9是用以对该制造方法进行说明的示意性曲线图。
[0017]图10是表示该制造方法的示意性剖视图。
[0018]图11是表示该制造方法的示意性剖视图。
[0019]图12是表示该制造方法的示意性剖视图。
[0020]图13是表示该制造方法的示意性剖视图。
[0021]图14是表示该制造方法的示意性剖视图。
[0022]图15是表示该制造方法的示意性剖视图。
[0023]图16是表示该制造方法的示意性剖视图。
[0024]图17是表示该制造方法的示意性剖视图。
[0025]图18是表示该制造方法的示意性剖视图。
[0026]图19是表示该制造方法的示意性剖视图。
[0027]图20是表示该制造方法的示意性剖视图。
[0028]图21是表示该制造方法的示意性剖视图。
[0029]图22是表示该制造方法的示意性剖视图。
[0030]图23是表示该制造方法的示意性剖视图。
[0031]图24是表示该制造方法的示意性剖视图。
[0032]图25是表示该制造方法的示意性剖视图。
[0033]图26是表示该制造方法的示意性剖视图。
[0034]图27是表示该制造方法的示意性剖视图。
[0035]图28是用以对第1实施方式的半导体存储装置进行说明的示意性俯视图。
[0036]图29是用以对该半导体存储装置进行说明的示意性俯视图。
[0037]图30是用以对该半导体存储装置进行说明的示意性剖视图。
[0038]图31是用以对该半导体存储装置进行说明的示意性剖视图。
[0039]图32是表示第2实施方式的半导体存储装置的一部分构成的示意性剖视图。
[0040]图33是放大表示图32的A所示的部分的示意性剖视图。
[0041]图34是放大表示图32的B所示的部分的示意性剖视图。
[0042]图35是用以对导电层210的材料进行说明的示意性曲线图。
[0043]图36是用以对导电层210的材料进行说明的示意性曲线图。
[0044]图37是表示第2实施方式的半导体存储装置的制造方法的示意性剖视图。
[0045]图38是表示该制造方法的示意性剖视图。
[0046]图39是表示该制造方法的示意性剖视图。
[0047]图40是用以对第2实施方式的半导体存储装置进行说明的示意性剖视图。
[0048]图41是表示第3实施方式的半导体存储装置的一部分构成的示意性剖视图。
[0049]图42是用以对导电层110的材料进行说明的示意性曲线图。
[0050]图43是表示第4实施方式的半导体存储装置的一部分构成的示意性剖视图。
[0051]图44是用以对导电层210的材料进行说明的示意性曲线图。
[0052]图45是表示第5实施方式的半导体存储装置的一部分构成的示意性剖视图。
[0053]图46是放大表示图45的一部分的示意性剖视图。
具体实施方式
[0054]接下来，参照附图对实施方式的半导体存储装置详细地进行说明。此外，以下的实施方式仅为一例，并不意在限定本专利技术而示出。另外，以下附图是示意图，为了方便说明，有时省略一部分构成等。另外，针对多个实施方式共通的部分，有时标注相同符号，省略其说明。
[0055]另外，在本说明书中提及“半导体存储装置”的情况下，有时意指存储器芯片块，有时也意指存储器芯片、存储卡、SSD(Solid State Drive，固态驱动器)等包含控制器芯片块的存储器系统。进而，有时也意指智能手机、平板终端、个人计算机等包含主机计算机的构成。
[0056]另外，在本说明书中，将与衬底的上表面平行的指定方向称为X方向，将与衬底的上表面平行且与X方向垂直的方向称为Y方向，将与衬底的上表面垂直的方向称为Z方向。
[0057]另外，在本说明书中，有时将沿着指定面的方向称为第1方向，将沿着该指定面与第1方向交叉的方向称为第2方向，将与该指定面交叉的方向称为第3方向。这些第1方向、第2方向及第3方向可与X方向、Y方向及Z方向中的任一方向对应，也可不对应。
[0058]另外，在本说明书中，“上”或“下”等表述以衬底为基准。例如，将沿着上述Z方向远离衬底的朝向称为上，将沿着Z方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，其具备：多个导电层，沿着第1方向排列；半导体层，沿所述第1方向延伸，且与所述多个导电层对向；及栅极绝缘膜，设置于所述多个导电层与所述半导体层之间；所述多个导电层包含第1导电层及第2导电层，当将所述第1导电层的所述第1方向上的一侧的面所对应的所述第1方向上的位置设为第1位置，将所述第1导电层的所述第1方向上的另一侧的面所对应的所述第1方向上的位置设为第2位置，将所述第1方向上的所述第1位置及第2位置的中间位置设为第3位置，将所述第2导电层的所述第1方向上的一侧的面所对应的所述第1方向上的位置设为第4位置，将所述第2导电层的所述第1方向上的另一侧的面所对应的所述第1方向上的位置设为第5位置，将所述第1方向上的所述第4位置及第5位置的中间位置设为第6位置，将所述第1位置～所述第6位置处的所述半导体层的与所述第1方向交叉的第2方向上的长度分别设为第1长度～第6长度时，所述第1长度～所述第3长度小于所述第4长度～所述第6长度，所述第3长度小于所述第1长度及所述第2长度。2.根据权利要求1所述的半导体存储装置，其中所述第3长度与所述第1长度的差、及所述第3长度与所述第2长度的差大于所述第6长度与所述第4长度的差、及所述第6长度与所述第5长度的差。3.根据权利要求2所述的半导体存储装置，其中所述多个导电层包含所述第1方向上与所述第1导电层相邻的第3导电层，在所述第1导电层与所述第3导电层之间设置有第1层间绝缘层，当将所述第1层间绝缘层的所述第1方向上的一侧的面所对应的所述第1方向上的位置设为第7位置，将所述第1层间绝缘层的所述第1方向上的另一侧的面所对应的所述第1方向上的位置设为第8位置，将所述第1方向上的所述第7位置及第8位置的中间位置设为第9位置，将所述第7位置～所述第9位置处的所述栅极绝缘膜的所述第2方向上的长度分别设为第7长度～第9长度时，所述第3长度与所述第1长度的差、及所述第3长度与所述第2长度的差大于所述第9长度与所述第7长度的差、及所述第9长度与所述第8长度的差。4.根据权利要求1所述的半导体存储装置，其中所述第1导电层具备：第1区域；第2区域，设置于所述第1区域与所述半导体层之间；第3区域，设置于所述第1区域与所述第1导电层的所述第1方向上的一侧的面之间；及
第4区域，设置于所述第1区域与所述第1导电层的所述第1方向上的另一侧的面之间；所述第1区域～所述第4区域包含金属，所述第3区域及所述第4区域包含硅(Si)，所述第1区域及所述第2区域不含硅(Si)，或者所述第1区域及所述第2区域中的硅(Si)的含有率低于所述第3区域及所述第4区域中的硅(Si)的含有率。5.根据权利要求4所述的半导体存储装置，其中所述第2导电层不含硅(Si)。6.根据权利要求5所述的半导体存储装置，其中所述第6长度小于所述第4长度及所述第5长度中的一者，大于另一者。7.根据权利要求4所述的半导体存储装置，其中所述第2导电层中的硅(Si)的含有率低于所述第3区域及所述第4区域中的硅(Si)的含有率。8.根据权利要求7所述的半导体存储装置，其中所述第6长度小于所述第4长度及所述第5长度。9.根据权利要求1所述的半导体存储装置，其具备与所述多个导电层对应着沿所述第1方向排列的多个绝缘层，所述多个绝缘层具备与所述第1导电层对应的第1绝缘层，所述第1绝缘层具备：第5区域；第6区域，设置于所述第5区域与所述第1绝缘层的所述第1方向上的一侧的面之间；及第7区域，设置于所述第5区域与所述第1绝缘层的所述第1方向上的另一侧的面之间；所述第5区域～所述第7区域包含氮，所述第6区域及所述第7区域包含硅(Si)，所述第5区域中的硅(Si)的含有率低于所述第6区域及所述第7区域中的硅(Si)的含有率。10.一种半导体存储装置，其具备：多个导电层，沿着第1方向排列；半导体层，沿所述第1方向延伸，且与所述多个导电层对向；及栅极绝缘膜，设置于所述多个导电层与所述半导体层之间；所述多个导电层包含第1导电层及第2导电层，当将所述第1导电层的所述第1方向上的一侧的面所对应的所述第1方向上的位置设为第1位置，将所述第1导电层的所述第1方向上的另一侧的面所对应的所述第1方向上的位置设为第2位置，将所述第1方向上的所述第1位置及第2位置的中间位置设为第3位置，将所述第2导电层的所述第1方向上的一侧的面所对应的所述第1方向上的位置设为第4位置，将所述第2导电层的所述第1方向上的另一侧的面所对应的所述第1方向上的位置设为第5位置，
将所述第1方向上的所述第4位...

【专利技术属性】
技术研发人员：小池正浩，萩岛大辅，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：