一种可在空气条件下实现芯片低温固相连接的方法技术

本发明专利技术提供了一种可在空气条件下实现芯片低温固相连接的方法，包括如下步骤：步骤S1，对芯片和基板的表面进行清洗、干燥；步骤S2，在芯片的背面沉积一层纳米金属层；在基板沉积一层纳米金属层，所述纳米金属层为纳米Ag镀层或纳米Au镀层；步骤S3，将芯片置于基板上，并使芯片的纳米金属层与基板的纳米金属层相对，形成从上至下依次为芯片、芯片上纳米金属层、基板上纳米金属层、基板的封装结构；步骤S4，将装配好的封装结构放入热压扩散焊设备中在空气气氛下进行热压保温后，冷却至室温，完成互连，其中所述热压温度不超过300度。采用本发明专利技术的技术方案得到的接头互连界面结合良好，连接层致密无孔隙缺陷，导热性好，强度高。强度高。强度高。

【技术实现步骤摘要】
一种可在空气条件下实现芯片低温固相连接的方法


[0001]本专利技术涉及芯片连接
，尤其涉及一种可在空气条件下实现芯片低温固相连接的方法。

技术介绍

[0002]随着封装技术向小型化、高密度集成、高可靠性发展，封装结构中的大电流，高温，热应力等苛刻服役环境都对封装技术和材料提出了更高的要求。目前，基于无铅锡基焊料的瞬态液相工艺和纳米银颗粒烧结工艺是实现封装结构中芯片与基板互连的主要互连技术。主流的瞬态液相连接技术采用AuSn、CuSn等无铅焊料在焊料熔点以上温度进行长时间保温使连接层中低熔点元素和高熔点元素之间发生互扩散生成金属间化合物从而实现低温互连高温服役。然而，这种互连技术需要较长的保温时间以获得全化合物接头，且存在容易产生热应力、金属间化合物难以控制、孔洞萌生等可靠性问题。而基于纳米银烧结的芯片互连技术存在烧结层中不可避免存在孔隙、有机包覆层难以挥发等影响接头导热性能和强度的问题。因此，面对芯片封装结构的高可靠性需求，开发一种能够实现低温互连高温服役、高可靠性、接头具有高强度和高导热性能的芯片封装方法具有重要意义。

技术实现思路

[0003]针对以上技术问题，本专利技术公开了一种可在空气条件下实现芯片低温固相连接的方法，实现低温互连高温服役，互连界面结合良好无缺陷，互连层致密无空隙，导热性能优异。
[0004]对此，本专利技术采用的技术方案为：
[0005]一种可在空气条件下实现芯片低温固相连接的方法，包括如下步骤：
[0006]步骤S1，对芯片和基板的表面进行清洗、干燥；
[0007]步骤S2，在芯片的背面沉积一层纳米金属层；在基板沉积一层纳米金属层，所述纳米金属层为纳米Ag镀层或纳米Au镀层；
[0008]步骤S3，将芯片置于基板上，并使芯片的纳米金属层与基板的纳米金属层相对，形成从上至下依次为芯片、芯片上纳米金属层、基板上纳米金属层、基板的封装结构；
[0009]步骤S4，将装配好的封装结构放入热压扩散焊设备中在空气气氛下进行热压保温后，冷却至室温，完成互连，其中所述热压温度不超过300度。
[0010]采用此技术方案，利用纳米金属层在低温下的高活性和高扩散速率，以沉积在芯片背面和基板表面上的纳米金属层为互连过渡层，可在空气条件下实现了芯片与基板的低温固相互连，且互连界面结合良好无缺陷。
[0011]作为本专利技术的进一步改进，步骤S1包括，将芯片和基板放入真空等离子体清洗机中，以去除表面杂质、有机物等污染物，提升待沉积表面的洁净度。
[0012]作为本专利技术的进一步改进，步骤S2中，采用磁控溅射或离子镀膜技术沉积纳米金属层。
[0013]作为本专利技术的进一步改进，步骤S3中，采用磁控溅射沉积纳米金属层，磁控溅射的功率100
ꢀ‑
200W，气压0.1
‑
5Pa，氩气流量10
‑
40sccm。
[0014]作为本专利技术的进一步改进，所述纳米金属层的厚度为0.1
‑
10μm，纳米金属的平均晶粒直径为10
‑
100nm。
[0015]作为本专利技术的进一步改进，所述基板上的纳米金属层的厚度大于所述芯片上的纳米金属层的厚度。
[0016]作为本专利技术的进一步改进，步骤S4中，所述压力为1～10MPa，温度为180～300℃，保温时间为5～30min。
[0017]作为本专利技术的进一步改进，步骤S4中，升温速度为5
‑
15℃/min。
[0018]作为本专利技术的进一步改进，所述芯片为背面镀Ni/Au或Ni/Ag的Si或SiC的半导体芯片。
[0019]作为本专利技术的进一步改进，所述芯片和基板沉积纳米金属薄膜的表面，表面粗糙度Ra小于50nm。
[0020]作为本专利技术的进一步改进，所述基板为金属基板、带金属镀层陶瓷基板或引线框架。
[0021]与现有技术相比，本专利技术的有益效果为：
[0022]采用本专利技术的技术方案，采用致密的纳米金属层作为互连层，其互连界面结合良好，连接层致密无孔隙缺陷，能够获得高导热性能和高强度的互连结构，避免了纳米银颗粒烧结技术中存在高孔隙率和有机包覆层残留的问题。同时，该专利技术提供的方法可以可在空气条件下实现短时固相互连，避免了传统锡基钎料互连过程中存在的保温时间长，可靠性差等问题。另外，纳米金属层的沉积工艺与CMOS工艺兼容，无需增加冗余工艺流程。
附图说明
[0023]图1为本专利技术提供的芯片低温固相连接方法的示意图。
[0024]图2为本专利技术实施例1所获得的接头横截面的扫描电子显微镜(SEM)图片。
[0025]图3为本专利技术实施例1所获得的接头横截面的背散射电子衍射
‑
反极图(EBSD
‑
IPF)。
[0026]附图标记包括：
[0027]1‑
芯片，2
‑
沉积于芯片背面的纳米金属薄膜，3
‑
基板表面的纳米金属薄膜，4
‑
基板。
具体实施方式
[0028]下面对本专利技术的较优的实施例作进一步的详细说明。
[0029]一种在空气条件下实现芯片低温固相连接的方法，包括以下步骤：
[0030]S1、将芯片和基板放入真空等离子体清洗机中，以去除表面杂质、有机物等污染物，提升待沉积表面的洁净度；
[0031]S2、采用磁控溅射或离子镀膜等技术在镀层芯片背面沉积一层纳米Ag或Au薄膜。同时，在基板也沉积一层厚纳米Ag或Au薄膜；
[0032]S3、将沉积有纳米金属薄膜的基板的纳米金属镀层朝上并置于下层，将沉积有纳
temperature thermal interface material applications[J].ACS applied materials&interfaces,2015,7(17):9157
‑
9168.中采用纳米银颗粒烧结方法在250℃/30min将镀Ni/Au芯片与金属铜基板进行焊接。
[0052]将上述实施例和对比例进行孔隙率、剪切强度和热导率的测试，具体而言，采用扫描电子显微镜对芯片/Ag/Ag/基板互连结构的连接层进行多个区域观察，统计了Ag/Ag界面上的孔洞面积占总面积的比例，计为孔隙率。采用推拉力测试设备在0.1mm/s的测试速度下对芯片/Ag/Ag/基板互连结构的抗剪切强度进行测试。采用激光导热仪对互连结构中Ag连接层的导热率进行测试。
[0053]表1
[0054][0055]测试的结果如表1所示，可见，与现有纳米银烧结互连技术中烧结后颗粒与颗粒之间会形成大量孔洞不同，实施例1和实施例2中磁控溅射沉积的纳米Ag互连层中不存在孔洞，仅Ag/Ag互连界面会产生少量的小尺寸孔洞，因此具有孔隙率低的特点。在剪切强度方面，本实施例1只需要在200℃下就能实现固相连接，且剪切强度可以达到60MPa以上，远远本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可在空气条件下实现芯片低温固相连接的方法，其特征在于，包括如下步骤：步骤S1，对芯片和基板的表面进行清洗、干燥；步骤S2，在芯片的背面沉积一层纳米金属层；在基板沉积一层纳米金属层，所述纳米金属层为纳米Ag镀层或纳米Au镀层；步骤S3，将芯片置于基板上，并使芯片的纳米金属层与基板的纳米金属层相对，形成从上至下依次为芯片、芯片上纳米金属层、基板上纳米金属层、基板的封装结构；步骤S4，将装配好的封装结构放入热压扩散焊设备中在空气气氛下进行热压保温后，冷却至室温，完成互连，其中所述热压温度不超过300度。2.根据权利要求1所述的可在空气条件下实现芯片低温固相连接的方法，其特征在于：步骤S1包括，将芯片和基板放入真空等离子体清洗机中，以去除表面杂质、有机物等污染物，提升待沉积表面的洁净度。3.根据权利要求1所述的可在空气条件下实现芯片低温固相连接的方法，其特征在于：步骤S2中，采用磁控溅射或离子镀膜技术沉积纳米金属层。4.根据权利要求3所述的可在空气条件下实现芯片低温固相连接的方法，其特征在于：步骤S3中，采用磁控溅射沉积纳米金属层，磁控溅射的功率100
‑
200W，气压0.1
‑

【专利技术属性】
技术研发人员：计红军，陆大世，潘浩，王秀琦，张文武，李明雨，
申请(专利权)人：哈尔滨工业大学深圳哈尔滨工业大学深圳科技创新研究院，
类型：发明
国别省市：