半导体工业中用于封装应用的CU-CU直接焊接制造技术

公开了黏结两个铜结构的方法，其包括在0.1MPa至50MPa的应力下，并且在250℃或更低的温度下，将第一铜结构与第二铜结构压制，使得所述第一铜结构的黏结表面黏结到所述第二铜结构的黏结表面；所述第一铜结构的所述黏结表面和所述第二铜结构的所述黏结表面中的至少一个具有平均晶粒尺寸为5nm至500nm的铜的纳米晶粒的层，所述铜的纳米晶粒的层的厚度为10nm至10μm。10nm至10μm。10nm至10μm。

【技术实现步骤摘要】
【国外来华专利技术】半导体工业中用于封装应用的CU
‑
CU直接焊接
[0001]相关申请的交叉引用
[0002]本专利申请要求于2020年12月16日提交的美国临时专利申请第63/126,069号的优先权，其全部内容出于所有目的通过引用并入。


[0003]总体上公开了黏结两个铜结构的方法，并且具体公开了在5G芯片组内黏结两个铜结构的方法。

技术介绍

[0004]通常，3D
‑
IC(集成电路)芯片黏结的方法包括(1)硅熔融黏结，(2)金属
‑
金属黏结，(3)聚合物黏结剂黏结。目前，金属
‑
金属黏结分为金属熔融黏结和金属共晶黏结，例如Cu
‑
Sn共晶黏结和Cu
‑
Cu黏结。由于Cu
‑
Cu黏结是更简单的程序和更低成本的替代，它是用于未来3D
‑
IC封装的最流行的技术。存在几种Cu
‑
Cu黏结技术。例如，可以采用在超高真空下用离子束轰击或自由基辐射预处理并施加贵金属作为钝化层的表面活化的黏结。然而，这些技术中的每一种都涉及高成本、并且耗时和复杂的方法用于大量生产。相比之下，热压制Cu黏结(有时称为Cu
‑
Cu直接焊接)是目前用于实施芯片黏结的优良方法。
[0005]在IC封装中的Cu
‑
Cu直接焊接是5G技术中最关键的问题之一。然而，当前可用的Cu
‑
Cu直接焊接仅在高于400℃的温度下发生，因为Cu/>‑
Cu直接焊接需要更高的温度以充分地扩散Cu原子用于黏结。此外，由于涉及化学机械平坦化方法，Cu
‑
Cu直接焊接通常需要另外的处理时间来平滑地黏结Cu表面。

技术实现思路

[0006]以下呈现本专利技术的简化概述，以提供对本专利技术的一些方面的基本理解。本概述不是本专利技术的广泛综述。它既不旨在鉴定本专利技术的重要或关键要素，也不旨在描述本专利技术的范围。而是，本概述的唯一目的是以简化的形式呈现本专利技术的一些概念，作为下文呈现的更详细描述的序言。
[0007]本文公开了黏结两个铜结构的方法，其包括在0.1MPa至50MPa的应力下，并且在250℃或更低的温度下，将第一铜结构与第二铜结构压制，使得所述第一铜结构的黏结表面黏结到所述第二铜结构的黏结表面；所述第一铜结构的所述黏结表面和所述第二铜结构的所述黏结表面中的至少一个具有平均晶粒尺寸为5nm至500nm的铜的纳米晶粒的层，所述铜的纳米晶粒的层的厚度为10nm至10μm。
[0008]为了实现前述和相关目的，本专利技术包含下文充分描述并在申请专利范围中特别指出的特征。以下描述和附图详细阐述了本专利技术的某些说明性方面和实现。然而，这些仅指示了可以采用本专利技术的原理的各种方式中的一些。当结合附图考虑时，本专利技术的其它目的、优点和新颖特征将从本专利技术的以下详细描述变得显而易见。
附图说明
[0009]图1描述根据本文所述的方法的Cu
‑
Cu界面的期望的黏附的带反差图像。白色箭头指示界面。
[0010]图2描述显示根据本文所述方法的Cu
‑
Cu接口的期望的黏附的EBSD的反极图。白色箭头指示界面。
[0011]图3显示(a)沉积的纳米晶体Cu样品的表面形貌的3D图像，和(b)黏结后样品的SAM图像，其中暗区域指示黏结的区域，而亮区域指示潜在的裂纹、缺陷、空隙或未黏结的位点。
[0012]图4显示带反差图像，其显示具有不同黏结持续时间(a)15分钟、(b)30分钟、(c)45分钟和(d)60分钟的Cu表面之间的良好的黏附接口。黑色箭头指示(原始)黏结接口。
[0013]图5说明(a)在250℃和10MPa下60分钟的样品黏结的黏结横截面的扫描离子显微镜(SIM)图像，(b)对应于方框区域的反极图映像，(c)带反差图像，(d)接口区域的示意图。
[0014]图6说明(a)没有宏观缺陷的黏结的样品接口的明视场TEM图像，和(b)接口区域的放大图，其中白色箭头显示在该样品中变得不可区分的原始接口的位置。
[0015]图7显示(a)用于微拉伸测试的样品，其接口由白色箭头指示，以及(b)所得的应力
‑
应变曲线。
具体实施方式
[0016]本文提供了能够进行Cu
‑
Cu接口直接焊接以在半导体工业中用于封装应用的新方法。通过电沉积制造的Cu样品，其具有由纳米尺寸晶粒组成的顶层，所述纳米尺寸晶粒在1
‑
20MPa的应力下在100
‑
250℃下直接压制1
‑
30分钟，产生良好的期望的Cu
‑
Cu直接焊接。纳米尺寸晶粒的层的厚度为10nm至10μm。纳米尺寸晶粒的平均晶粒尺寸为5
‑
100nm。
[0017]本公开的一个目的是解决第三代5G芯片封装中的最关键的问题。第三代封装需要Cu
‑
Cu直接焊接，使得电阻最小化。然而，目前的Cu
‑
Cu直接焊接技术仅能在高于400℃的温度下在标准时间可消耗化学机械平面化(CMP)处理之后发生，该温度对于半导体工业来说太高，因为电子组件不能承受这样高的温度，更不用说时间效率低的CMP处理。本文所述的技术提供适用于半导体工业的在低温(100
‑
250℃)下实现Cu
‑
Cu直接焊接的方法。本文所述的Cu
‑
Cu直接焊接技术能够进行IC封装工业(特别是5G技术中使用的IC)变革。
[0018]在现有技术和/或现有产品的当前状态下，芯片中的Cu部件通常具有粗晶粒或孪晶Cu晶粒，使得在低温和低应力下不可能进行Cu
‑
Cu直接焊接。Cu
‑
Cu直接焊接还需要另外的CMP处理作为Cu
‑
Cu焊接之前的光滑表面的先决条件。因此，本文所述的技术采用冶金技术来进行具有光滑接口的Cu
‑
Cu直接焊接。与具有粗晶粒或孪晶Cu结构的Cu样品/部件的配对物相比，具有纳米尺寸Cu晶粒的Cu样品/部件在较低温度和较低应力下具有快得多的扩散速率。这是本文所述的技术的独特特征之一。
[0019]开发实用产品的一部分涉及在根据本文所述的技术而不用标准CMP处理的Cu
‑
Cu直接焊接之后证明良好的接口晶粒生长。通常需要证明良好的接口晶粒生长，因为接口黏结是IC封装的关键点，这是一个普遍关注的问题。为此，如何沉积超光滑的活化的Cu纳米晶粒层是重要的行为，并且这样的沉积然后可以实现具有良好接口的较低焊接温度和应力。注意到，Cu电沉积电解质的各种化学添加剂可以进一步优化本文所述的方法。
[0020]通过电沉积制造具有纳米晶粒的顶层的两个Cu膜。将这两个Cu膜在200℃下以
20MPa的压制应力经历直接接触10分钟，显示优异的黏附。图1通过电子背本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种黏结两个铜结构的方法，包括：在0.1MPa至50MPa的应力下，并且在100℃至250℃的温度下，将第一铜结构与第二铜结构压制，使得所述第一铜结构的黏结表面黏结到所述第二铜结构的黏结表面；所述第一铜结构的所述黏结表面和所述第二铜结构的所述黏结表面中的至少一个具有平均晶粒尺寸为5nm至500nm的铜的纳米晶粒的层，所述铜的纳米晶粒的层的厚度为10nm至10μm。2.根据权利要求1所述的方法，其中所述第一铜结构的所述黏结表面和所述第二铜结构的所述黏结表面两者具有平均晶粒尺寸为5nm至500nm的铜的纳米晶粒的层，所述铜的纳米晶粒的层的厚度为10nm至10μm。3.根据权利要求1所述的方法，其中所述铜的纳米晶粒的平均晶粒尺寸为10nm至250nm。4.根据权利要求2所述的方法，其中所述铜的纳米晶粒的平均晶粒尺寸为10nm至250nm。5.根据权利要求1所述的方法，其中所述铜的纳米晶粒的平均晶粒尺寸为10nm至250nm。6.根据权利要求2所述的方法，其中所述铜的纳米晶粒的平均晶粒尺寸为15nm至100nm。7.根据权利要求1所述的方法，其中所述第一铜结构和所述第二铜结构在1MPa至20MPa的应力下压制。8.根据权利要求1所述的方法，其中所述第一铜结构和所述第二铜结构在120℃至200℃的温度下压制。9.根据权利要求1所述的方法，其中将所述第一铜结构和所述第二铜结构压制0.5
‑
60分钟的时间。10.根据权利要求1所述的方法，条件是不进行与黏结两个铜结构的所述方法相关的CMP过程。11.一种在5G芯片组内黏结两个铜结构的方法，包括：在...

【专利技术属性】
技术研发人员：黄明欣，S，
申请(专利权)人：香港大学，
类型：发明
国别省市：