半导体结构及其制备方法技术

本公开实施例提供一种半导体结构及其制备方法，其中，半导体结构包括：衬底；位于衬底中、且沿第一方向依次排布的两个晶体管；其中，一个晶体管的栅极与另一个晶体管的漏极连接，且一个晶体管的沟道呈U型，另一个晶体管的沟道沿第二方向延伸。第一方向与第二方向相交，且第二方向为衬底的厚度方向。且第二方向为衬底的厚度方向。且第二方向为衬底的厚度方向。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本公开涉及半导体
，涉及但不限于一种半导体结构及其制备方法。

技术介绍

[0002]传统的动态随机存取存储器(Dynamic Random Access Memory，DRAM)的存储单元包括一个晶体管(Transistor)和一个电容器(Capacitor)，即为1T1C结构，其中，电容器负责数据信息的存储。随着DRAM的集成密度朝着更高方向发展，需要在单位面积上制备具有更大电容值的电容器，因此，电容器限制了存储器向集成化方向发展的进度。
[0003]研究发现，晶体管中的栅极能够容纳少量电荷，所以2T0C结构出现，该结构包括两个晶体管且不具有电容器，用两个晶体管中的其中一个晶体管的栅极来替代存储单元中电容器的存储功能。然而，目前的2T0C结构尺寸较大，使得半导体存储器集成度较低。

技术实现思路

[0004]有鉴于此，本公开实施例提供一种半导体结构及其制备方法。
[0005]第一方面，本公开实施例提供一种半导体结构，包括：
[0006]衬底；
[0007]位于所述衬底中、且沿第一方向依次排布的两个晶体管；其中，一个所述晶体管的栅极与另一个所述晶体管的漏极连接，且一个所述晶体管的沟道呈U型，另一个所述晶体管的沟道沿第二方向延伸；
[0008]所述第一方向与所述第二方向相交，且所述第二方向为所述衬底的厚度方向。
[0009]在一些实施例中，所述两个晶体管包括第一晶体管和第二晶体管；其中，所述第一晶体管包括：U型的第一沟道和位于所述第一沟道表面的第一栅极；所述第二晶体管包括：沿所述第二方向延伸的第二沟道和位于所述第二沟道一端的第二漏极；所述第一栅极与所述第二漏极连接。
[0010]在一些实施例中，所述第一晶体管还包括：位于所述第一沟道的U型开口两端的第一源极和第一漏极；所述第二晶体管还包括：第二源极和第二栅极；其中，所述第二源极和所述第二漏极分别位于所述第二沟道的两端，所述第二栅极覆盖所述第二沟道；所述第二漏极和所述第一漏极在所述衬底所在平面上的投影部分重合。
[0011]在一些实施例中，所述半导体结构还包括：介质层；
[0012]所述介质层位于所述第一栅极和所述第二栅极之间、且所述介质层的材料包括低介电常数材料；
[0013]隔离层；
[0014]所述隔离层至少位于所述第一晶体管与所述第二晶体管之间。
[0015]在一些实施例中，所述两个晶体管包括第一晶体管和第二晶体管；其中，所述第一晶体管包括：U型的第一沟道和第一漏极；所述第二晶体管包括：沿所述第二方向延伸的第二沟道和位于所述第二沟道表面的第二栅极；所述第一漏极与所述第二栅极连接。
[0016]在一些实施例中，所述第一晶体管还包括：第一源极和第一栅极；其中，所述第一源极和所述第一漏极分别位于所述第一沟道的U型开口两端，所述第一栅极位于所述第一沟道的表面；
[0017]所述第二晶体管还包括：第二源极和第二漏极；其中，所述第二源极和所述第二漏极分别位于所述第二沟道的两端。
[0018]第二方面，本公开实施例提供一种半导体结构的制备方法，包括：
[0019]提供衬底；
[0020]在所述衬底中，形成沿第一方向依次排布的两个晶体管；其中，一个所述晶体管的栅极与另一个所述晶体管的漏极连接，且一个所述晶体管的沟道呈U型，另一个所述晶体管的沟道沿第二方向延伸；
[0021]所述第一方向与所述第二方向相交，且所述第二方向为所述衬底的厚度方向。
[0022]在一些实施例中，所述两个晶体管包括第一晶体管和第二晶体管，其中，所述第一晶体管的第一沟道呈U型，所述第二晶体管的第二沟道沿所述第二方向延伸，且所述第一晶体管的第一栅极与所述第二晶体管的第二漏极连接；
[0023]在所述衬底中，形成沿所述第一方向依次排布的所述两个晶体管，包括：
[0024]刻蚀所述衬底形成沿所述第一方向间隔排布的第一沟槽和第二沟槽、以及位于第一沟槽和第二沟槽之间的有源柱；
[0025]在所述第一沟槽、所述第二沟槽中、以及所述有源柱的表面形成所述第一晶体管；其中，U型的所述第一沟道覆盖所述有源柱；
[0026]形成至少位于剩余的所述第二沟槽中的所述第二晶体管。
[0027]在一些实施例中，在所述第一沟槽、所述第二沟槽中、以及所述有源柱的表面形成所述第一晶体管，包括：
[0028]在所述第一沟槽的底部、所述第二沟槽的底部以及所述有源柱的表面形成第一半导体层；其中，覆盖所述有源柱的所述第一半导体层构成U型的所述第一沟道；位于所述第一沟槽底部的所述第一半导体层构成第一源极；位于所述第二沟槽底部的所述第一半导体层构成第一漏极；
[0029]在所述第一沟道的表面形成所述第一栅极。
[0030]在一些实施例中，形成至少位于剩余的所述第二沟槽中的所述第二晶体管，包括：
[0031]在位于所述第二沟槽的底部的第一半导体层的表面形成隔离层；
[0032]在所述隔离层的表面、所述第二沟槽的侧壁、以及所述衬底的表面形成第二半导体层；其中，位于所述隔离层表面的所述第二半导体层构成所述第二晶体管的所述第二漏极，位于所述衬底表面的所述第二半导体层构成所述第二晶体管的第二源极，位于所述第二沟槽侧壁的所述第二半导体层构成所述第二沟道；
[0033]在所述第二沟道的表面形成第二栅极。
[0034]在一些实施例中，在形成所述第二半导体层之后、且在形成所述第二栅极之前，所述方法还包括：
[0035]在剩余的所述第二沟槽中形成介质层；所述介质层的材料包括低介电常数材料。
[0036]在一些实施例中，所述两个晶体管包括第一晶体管和第二晶体管，其中，所述第一晶体管的第一沟道呈U型，所述第二晶体管的第二沟道沿所述第二方向延伸；所述第一晶体
管的第一漏极与所述第二晶体管的第二栅极连接；
[0037]在所述衬底中，形成沿所述第一方向依次排布的所述两个晶体管，包括：
[0038]刻蚀所述衬底形成沿所述第一方向间隔排布的第三沟槽和第四沟槽；
[0039]在所述第三沟槽中形成所述第一晶体管；
[0040]在所述第四沟槽中形成所述第二晶体管。
[0041]本公开实施例提供一种半导体结构及其制备方法，其中，半导体结构包括：衬底；位于衬底中、且沿第一方向依次排布的两个晶体管；其中，一个晶体管的栅极与另一个晶体管的漏极连接，且一个晶体管的沟道呈U型，另一个晶体管的沟道沿第二方向延伸；第一方向与第二方向相交，且第二方向为衬底的厚度方向。由于本公开实施例的半导体结构中，沿第一方向依次排布的两个晶体管中的一个晶体管的沟道呈U型，另一个晶体管的沟道沿第二方向延伸(即竖直延伸)，相比于平面沟道的晶体管，U型沟道和竖直型沟道均可以在同样的控制能力下，缩小其在水平方向的尺寸，如此，使得形成的半导体结构的面积有效减小，能够提高集成度，实现微缩。
附图说明...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；位于所述衬底中、且沿第一方向依次排布的两个晶体管；其中，一个所述晶体管的栅极与另一个所述晶体管的漏极连接，且一个所述晶体管的沟道呈U型，另一个所述晶体管的沟道沿第二方向延伸；所述第一方向与所述第二方向相交，且所述第二方向为所述衬底的厚度方向。2.根据权利要求1所述的半导体结构，其特征在于，所述两个晶体管包括第一晶体管和第二晶体管；其中，所述第一晶体管包括：U型的第一沟道和位于所述第一沟道表面的第一栅极；所述第二晶体管包括：沿所述第二方向延伸的第二沟道和位于所述第二沟道一端的第二漏极；所述第一栅极与所述第二漏极连接。3.根据权利要求2所述的半导体结构，其特征在于，所述第一晶体管还包括：位于所述第一沟道的U型开口两端的第一源极和第一漏极；所述第二晶体管还包括：第二源极和第二栅极；其中，所述第二源极和所述第二漏极分别位于所述第二沟道的两端，所述第二栅极覆盖所述第二沟道；所述第二漏极和所述第一漏极在所述衬底所在平面上的投影部分重合；所述半导体结构还包括：介质层；所述介质层位于所述第一栅极和所述第二栅极之间、且所述介质层的材料包括低介电常数材料；隔离层；所述隔离层至少位于所述第一晶体管与所述第二晶体管之间。4.根据权利要求1所述的半导体结构，其特征在于，所述两个晶体管包括第一晶体管和第二晶体管；其中，所述第一晶体管包括：U型的第一沟道和第一漏极；所述第二晶体管包括：沿所述第二方向延伸的第二沟道和位于所述第二沟道表面的第二栅极；所述第一漏极与所述第二栅极连接。5.根据权利要求4所述的半导体结构，其特征在于，所述第一晶体管还包括：第一源极和第一栅极；其中，所述第一源极和所述第一漏极分别位于所述第一沟道的U型开口两端，所述第一栅极位于所述第一沟道的表面；所述第二晶体管还包括：第二源极和第二漏极；其中，所述第二源极和所述第二漏极分别位于所述第二沟道的两端。6.一种半导体结构的制备方法，其特征在于，所述方法包括：提供衬底；在所述衬底中，形成沿第一方向依次排布的两个晶体管；其中，一个所述晶体管的栅极与另一个所述晶体管的漏极连接，且一个所述晶体管的沟道呈U型，另一个所述晶体管的沟道沿第二方向延伸；所述第一方向与所述第二方向相交，且所述第二方向为所述衬底的厚度方向。7.根...

【专利技术属性】
技术研发人员：李泽伦，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：