一种半导体存储器件及其制作方法技术

本发明专利技术公开了一种半导体存储器件及其制作方法，属于半导体技术领域，所述半导体存储器件包括：衬底，所述衬底包括第一半导体层、埋氧层和第二半导体层，所述第一半导体层设置在所述埋氧层上，所述埋氧层设置在所述第二半导体层上；栅极结构，设置在所述第一半导体层上；源掺杂区，设置在所述栅极一侧的所述衬底上；漏掺杂区，设置在所述栅极另一侧的所述衬底上；以及空隙区，设置在所述漏掺杂区下方的所述第二半导体层中，并朝所述栅极结构下方延伸，所述空隙区与所述栅极结构交叠预设长度。通过本发明专利技术提供的一种半导体存储器件及其制作方法，提高半导体存储器件的性能。提高半导体存储器件的性能。提高半导体存储器件的性能。

【技术实现步骤摘要】
一种半导体存储器件及其制作方法


[0001]本专利技术属于半导体
，特别涉及一种半导体存储器件及其制作方法。

技术介绍

[0002]半导体存储器件包括动态随机存取存储器（Dynamic Random Access Memory，DRAM），动态随机存取存储器结构简单，单位体积的容量较高，广泛应用在系统芯片中。在浮体式的DRAM中，单独一个晶体管即可作为DRAM的一个存储单元，能够进一步提高单位体积的容量。当写入数据时，由载流子碰撞电离产生的空穴在导电沟道底部积累，从而改变器件的阈值电压和导通电流，浮体式的DRAM存储器正是通过导通电流的大小来识别存储状态。在传统浮体式的DRAM中，背栅电极在整个导电沟道下方，漏端附近的空穴会使导带能级升高，不利于存储器阈值电压的降低。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体存储器件及其制作方法，有利于降低半导体存储器件的阈值电压，提高半导体存储器件的性能。还可以提高存储器的写入速度，同时所容许空穴泄漏的时间较长。
[0004]为解决上述技术问题，本专利技术提供一种半导体存储器件，至少包括：衬底，所述衬底包括第一半导体层、埋氧层和第二半导体层，所述第一半导体层设置在所述埋氧层上，所述埋氧层设置在所述第二半导体层上；栅极结构，设置在所述第一半导体层上；源掺杂区，设置在所述栅极一侧的所述衬底上；漏掺杂区，设置在所述栅极另一侧的所述衬底上；以及空隙区，设置在所述漏掺杂区下方的所述第二半导体层中，并朝所述栅极结构下方延伸，所述空隙区与所述栅极结构交叠预设长度。
[0005]在本专利技术一实施例中，所述预设长度为所述栅极结构宽度的三分之一至二分之一。
[0006]在本专利技术一实施例中，所述空隙区在所述漏掺杂区下方的所述第二半导体层中的长度，小于或等于所述漏掺杂区的长度。
[0007]在本专利技术一实施例中，所述空隙区的一边与所述埋氧层远离所述第一半导体层的一侧接触。
[0008]在本专利技术一实施例中，所述空隙区的厚度大于或等于所述埋氧层的厚度。
[0009]在本专利技术一实施例中，所述半导体存储器件包括引脚，所述引脚与所述第二半导体层连接，且所述引脚上施加负电压。
[0010]本专利技术还一种半导体存储器件的制作方法，包括：提供一衬底，所述衬底包括第一半导体层、埋氧层和第二半导体层，所述第一半导体层设置在所述埋氧层上，所述埋氧层设置在所述第二半导体层上；
在所述第一半导体层上形成栅极结构；在所述栅极一侧的所述衬底上形成源掺杂区；在所述栅极另一侧的所述衬底上形成漏掺杂区；以及在第二半导体层中形成空隙区，所述空隙区设置在所述漏掺杂区下方，并朝所述栅极结构下方延伸，所述空隙区与所述栅极结构交叠预设长度。
[0011]在本专利技术一实施例中，所述空隙区的形成包括以下步骤：所述第一半导体层上形成栅极结构；在所述栅极结构的一侧，以倾角注入的方式进行离子注入，在所述第二半导体层中形成掺杂区；以及对所述衬底进行热处理，以在所述掺杂区形成空隙区。
[0012]在本专利技术一实施例中，在形成所述掺杂区时，所述离子的注入方向与所述衬底表面之间的夹角40
°
~60
°
。
[0013]在本专利技术一实施例中，所述离子为氢离子或氦离子中的一种或两种组合。
[0014]综上所述，本专利技术提供一种半导体存储器件及其制作方法，通过对半导体存储器件的结构及制作方法进行改进，本专利技术意想不到的技术效果是能够简化制作工艺，加快制作流程，提高生产效率，并降低生产成本。能够控制空隙区与栅极结构交叠的预设长度，可以调节碰撞电离产生的空穴在沟道中的分布，控制漏端附近没有空穴积累，有利于降低半导体存储器件的阈值电压，提高半导体存储器件的性能。可以在积累空穴数量较少时，达到阈值电压变化量，可以提高存储器的写入速度，即所需积累空穴的时间短。还可以提高存储器的数据保持时间，即所容许空穴泄漏的时间较长。
[0015]当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
[0016]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为一实施例中衬底分布示意图。
[0018]图2为一实施例中减薄氧化层后的示意图。
[0019]图3为一实施例中栅极材料层分布示意图。
[0020]图4为一实施例中栅极结构的示意图。
[0021]图5为一实施例中侧墙结构的示意图。
[0022]图6为一实施例中形成掺杂区的示意图。
[0023]图7为一实施例中形成空隙区的示意图。
[0024]图8为一实施例中漏掺杂区和源掺杂区的分布示意图。
[0025]图9为一实施例中布线层连接示意图。
[0026]图10为一实施例未设置空隙区的半导体存储器件与设置空隙区的半导体存储器件的沟道表面的导带底示意图。
[0027]标号说明：
10、衬底；101、第一半导体层；102、埋氧层；103、第二半导体层；11、氧化层；12、氮化层；13、图案化光阻层；131、开口；14、浅沟槽隔离结构； 15、栅极结构；151、栅极材料层；16、侧墙结构；17、空隙区；171、掺杂区；181、漏掺杂区；182、源掺杂区；19、自对准硅化物阻挡层。
具体实施方式
[0028]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0029]需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0030]在本专利技术中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。
[0031]相对于静态随机存取存储器（Static Random
‑
Access Memory，SRAM），动态随机存取存储器里面所储存的数据需要周期性的更新，且动态随机存取存储器的结构简单，成本低，通常用于数据存取，适用在具有一定灵活性本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，其特征在于，包括：衬底，所述衬底包括第一半导体层、埋氧层和第二半导体层，所述第一半导体层设置在所述埋氧层上，所述埋氧层设置在所述第二半导体层上；栅极结构，设置在所述第一半导体层上；源掺杂区，设置在所述栅极一侧的所述衬底上；漏掺杂区，设置在所述栅极另一侧的所述衬底上；以及空隙区，设置在所述漏掺杂区下方的所述第二半导体层中，并朝所述栅极结构下方延伸，所述空隙区与所述栅极结构交叠预设长度。2.根据权利要求1所述的半导体存储器件，其特征在于，所述预设长度为所述栅极结构宽度的三分之一至二分之一。3.根据权利要求1所述的半导体存储器件，其特征在于，所述空隙区在所述漏掺杂区下方的所述第二半导体层中的长度，小于或等于所述漏掺杂区的长度。4.根据权利要求1所述的半导体存储器件，其特征在于，所述空隙区的一边与所述埋氧层远离所述第一半导体层的一侧接触。5.根据权利要求4所述的半导体存储器件，其特征在于，所述空隙区的厚度大于或等于所述埋氧层的厚度。6.根据权利要求1所述的半导体存储器件，其特征在于，所述半导体存储器件包括引脚，所述引脚与所述第二半导体层连接，且所述引脚上施加负电压。7.一...

【专利技术属性】
技术研发人员：陈兴，黄普嵩，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：