半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置。半导体装置(10)具备：n

【技术实现步骤摘要】
半导体装置


[0001]本专利技术涉及半导体装置。

技术介绍

[0002]以往，已知有具备在单一的基板上一体形成且并联连接的MOSFET(Metal Oxide Semi
‑
conductor Field Effect Transistor：金属氧化膜半导体场效应型晶体管)和BJT(Bipolar Junction Transistor：双极结型晶体管)的半导体装置(例如，参照日本国特开昭61
‑
180472号公报及日本国特开昭61
‑
225854号公报)。

技术实现思路

[0003]在上述的现有技术的半导体装置中，希望在漏电极与源电极之间确保所希望的耐压且同时使通态电阻等的损失减少。例如，希望在与基电极接合的基极区域确保所希望的耐压并提高电子的输送效率，由此使电流密度及电流放大系数提高。
[0004]本专利技术的方案的目的在于提供一种半导体装置，其能够确保所希望的耐压且同时使电流密度及电流放大系数提高，并实现能量效率的改善。
[0005]本专利技术的第一方案的半导体装置具备：第一导电型的第一半导体区域；第一电极，其与所述第一半导体区域接合；所述第一导电型的第二半导体区域；第二电极，其与所述第二半导体区域接合；第二导电型的第三半导体区域，其具有将所述第一半导体区域与所述第二半导体区域分隔的沟道部；以及第三电极，其与所述第三半导体区域接合，所述沟道部具备：第一浓度区域，其杂质浓度相对小；以及第二浓度区域，其杂质浓度相对大，其中，所述第一浓度区域与所述第一半导体区域及所述第二半导体区域相邻，所述第二浓度区域与所述第一半导体区域及所述第二半导体区域相邻。
[0006]第二方案在上述第一方案所记载的半导体装置的基础上，也可以是，所述半导体装置具备：绝缘体，其与所述沟道部相邻；以及第四电极，其隔着所述绝缘体与所述沟道部相邻，且被施加扩宽耗尽层的极性的电压，其中，所述第一浓度区域隔着所述绝缘体与所述第四电极相邻。
[0007]第三方案在上述第一或第二方案所记载的半导体装置的基础上，也可以是，所述半导体装置具备沿着所述第一半导体区域与所述第二半导体区域隔着所述沟道部排列的方向的交叉方向交替配置的多个所述第一浓度区域及多个所述第二浓度区域，多个所述第一浓度区域均匀地分散配置于所述沟道部。
[0008]第四方案在上述第一至第三方案中的任一方案所记载的半导体装置的基础上，也可以是，所述第一浓度区域的所述杂质浓度比与规定耐压对应的阈浓度小。
[0009]第五方案在上述第四方案所记载的半导体装置的基础上，也可以是，所述第二浓度区域的所述杂质浓度比所述阈浓度大。
[0010]根据上述第一方案，通过在沟道部具备杂质浓度相对小的第一浓度区域，由此能够使与第三电极接合的第三半导体区域中的载流子的输送效率提高，使电流密度及电流放
大系数提高。通过在沟道部具备杂质浓度相对大的第二浓度区域，由此能够确保第三半导体区域中的所希望的耐压。
[0011]在上述第二方案的情况下，具备第四电极，其隔着绝缘体与杂质浓度相对小的第一浓度区域相邻，且被施加扩宽耗尽层的极性的电压，由此能够使第一浓度区域的势垒增大，使耐压时的切断性提高。
[0012]在上述第三方案的情况下，具备均匀地分散配置于沟道部的多个第一浓度区域，由此能够确保沟道部的整体的所希望的耐压且同时使电流密度及电流放大系数提高。
[0013]在上述第四方案的情况下，第一浓度区域的杂质浓度比与规定耐压对应的阈浓度小，由此能够使电流密度及电流放大系数增大。
[0014]在上述第五方案的情况下，第二浓度区域的杂质浓度比所述阈浓度大，由此能够弥补第一浓度区域引起的势垒的下降，确保所希望的耐压。
附图说明
[0015]图1是表示本专利技术的实施方式中的半导体装置的结构的剖视图。
[0016]图2是表示本专利技术的实施方式中的半导体装置的导通时的状态的半单元的剖视图。
[0017]图3是表示本专利技术的实施方式的半导体装置及比较例的半导体装置各自中的导通时的漏极电压与漏极电流的关系的一例的曲线图。
[0018]图4是表示本专利技术的实施方式中的半导体装置的剖面的A
‑
A线处的位置与导通时的电子电流密度的关系的一例的曲线图。
[0019]图5是表示本专利技术的实施方式中的半导体装置的反向导通时的状态的半单元的剖视图。
[0020]图6是表示本专利技术的实施方式的半导体装置及比较例的半导体装置各自中的反向导通时的漏极电压与漏极电流的关系的一例的曲线图。
[0021]图7是表示本专利技术的实施方式中的半导体装置的耐压时的状态的半单元的剖视图。
[0022]图8是表示本专利技术的实施方式中的半导体装置的剖面的B
‑
B线处的位置与耐压时的传导带的关系的一例的曲线图。
[0023]图9是表示本专利技术的实施方式的第一变形例及第二变形例中的半导体装置的结构的剖视放大图。
[0024]图10是表示本专利技术的实施方式的第三变形例中的半导体装置的耐压时的状态的半单元的剖视图。
[0025]图11是表示本专利技术的实施方式的第三变形例的半导体装置及比较例的半导体装置各自中的耐压时的漏极电压与漏泄漏极电流(leak drain current)的关系的一例的曲线图。
[0026]图12是表示本专利技术的实施方式的第四变形例中的半导体装置的导通时的状态的半单元的剖视图。
具体实施方式
[0027]以下，参照附图来说明本专利技术的实施方式的半导体装置10。
[0028]图1是表示实施方式中的半导体装置10的结构的剖视图。
[0029]如图1所示，实施方式的半导体装置10例如具备在单一的基板上一体形成且并联连接的MOSFET及BJT。半导体装置10是由BJT与MOS的组合形成的组合型的Bipolar
‑
and
‑
MOS(所谓BiMOS)。基板例如由Si、SiC、GaN或Ga2O3等半导体材料形成。需要说明的是，半导体材料没有限定。半导体装置10例如是形成为所谓纵型的n沟道型的半导体装置。
[0030]需要说明的是，以下，在三维空间内相互正交的X轴、Y轴及Z轴的各轴方向是与各轴平行的方向。例如，X轴方向与半导体装置10的宽度方向(所谓横向)平行，Y轴方向与半导体装置10的厚度方向(所谓纵向)平行，Z轴方向与X轴方向及Y轴方向的正交方向(所谓进深方向)平行。
[0031]实施方式的半导体装置10具备漏电极11(第二电极)、源电极12(第一电极)、基电极13(第三电极)、栅电极14(第四电极)及栅极氧化膜15(绝缘体)、n
+
漏极层16(第二半导体区域)、n
‑
漂移层17(第二半导体区域)、p基极层18(第三半导体区域)、以及n
+
源极层19(第一半导体区域)。
[0032]漏电极11配置在半导体装置10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其中，所述半导体装置具备：第一导电型的第一半导体区域；第一电极，其与所述第一半导体区域接合；所述第一导电型的第二半导体区域；第二电极，其与所述第二半导体区域接合；第二导电型的第三半导体区域，其具有将所述第一半导体区域与所述第二半导体区域分隔的沟道部；以及第三电极，其与所述第三半导体区域接合，所述沟道部具备：第一浓度区域，其杂质浓度相对小；以及第二浓度区域，其杂质浓度相对大，所述第一浓度区域与所述第一半导体区域及所述第二半导体区域相邻，所述第二浓度区域与所述第一半导体区域及所述第二半导体区域相邻。2.根据权利要求1所述的半导体装置，其中，所述半导体装置具备：绝缘体，其与所述沟道部相邻；以及第四电极，其隔着所述绝缘体与所述沟道部相邻，且被施加扩宽耗尽层的极性的电压...

【专利技术属性】
技术研发人员：中村研贵，塚田能成，前田康宏，米田真也，根来佑树，小堀俊光，
申请(专利权)人：本田技研工业株式会社，
类型：发明
国别省市：