存储器件的制作方法技术

本申请公开了一种存储器件的制作方法，包括：提供一衬底，衬底上形成有衬垫氧化层，衬垫氧化层上形成有浮栅多晶硅层，浮栅多晶硅层的上方形成有控制栅多晶硅层，控制栅多晶硅层和浮栅多晶硅层之间形成有隔离层，控制栅多晶硅层上形成有掩模层，掩模层中形成有沟槽，沟槽将掩模层隔离为多个柱型结构，柱形结构的周侧形成有侧墙；进行刻蚀，去除沟槽下方的控制栅多晶硅层和隔离层，使沟槽下方的浮栅多晶硅层暴露；形成氮化物层，氮化物层覆盖掩模层和沟槽暴露的表面；进行刻蚀，去除沟槽下方的氮化物层和浮栅多晶硅层，使沟槽下方的衬垫氧化层暴露，刻蚀后剩余的氮化物层位于侧墙表面，剩余的浮栅多晶硅层的边缘具有突起结构；进行回刻蚀。刻蚀。刻蚀。

【技术实现步骤摘要】
存储器件的制作方法


[0001]本申请涉及半导体集成电路制造
，具体涉及一种存储器件的制作方法。

技术介绍

[0002]在非易失性存储器(non
‑
volatile memory，NVM)中，嵌入式快闪存储(embedded Flash，eFlash)由于具有低成本、低功耗、存取速度快的优点得到了广泛的应用。通常，eFlash包括层叠在一起的浮栅(float gate，FG)和控制栅(control gate，CG)，且浮栅和控制栅之间形成有隔离层，通过向eFlash的控制栅等电极施加不同的操作电压，实现对eFlash的读操作、写操作及擦除操作的控制。eFlash的存储内容取决于存储结构中浮栅电子的状态，若浮栅处于没有电子的状态，eFlash中的数据可以被定义为1；若浮栅处于有电子的状态，eFlash中的数据可以被定义为0。
[0003]目前，通过刻蚀工艺刻蚀浮栅多晶硅层来形成浮栅时，浮栅多晶硅层的上方部分(远离衬底的一侧)与其下方部分(靠近衬底的一侧)在横向上的刻蚀速率基本一致，从而使得形成的浮栅在上方无法形成突出的尖角(即浮栅边缘的形貌较为圆滑)，而在浮栅上的尖角突出不明显的情况下，将导致eFlash的擦除操作性能较差，进而导致存储器件的耐久性差。

技术实现思路

[0004]本申请提供了一种存储器件的制作方法，可以解决相关技术中提供的存储器件的制作方法形成的浮栅边缘的形貌较为圆滑所导致的擦除操作性能较差的问题，该方法包括：
[0005]提供一衬底，所述衬底上形成有衬垫氧化层，所述衬垫氧化层上形成有浮栅多晶硅层，所述浮栅多晶硅层的上方形成有控制栅多晶硅层，所述控制栅多晶硅层和浮栅多晶硅层之间形成有隔离层，所述控制栅多晶硅层上形成有掩模层，所述掩模层中形成有沟槽，沟槽将所述掩模层隔离为多个柱型结构，所述柱形结构的周侧形成有侧墙；
[0006]进行刻蚀，去除沟槽下方的控制栅多晶硅层和隔离层，使沟槽下方的浮栅多晶硅层暴露；
[0007]形成氮化物层，所述氮化物层覆盖所述掩模层和沟槽暴露的表面；
[0008]进行刻蚀，去除沟槽下方的氮化物层和浮栅多晶硅层，使沟槽下方的衬垫氧化层暴露，刻蚀后剩余的氮化物层位于所述侧墙表面，剩余的浮栅多晶硅层的边缘具有突起结构；
[0009]进行回刻蚀，对剩余的氮化物层进行减薄。
[0010]在一些实施例中，所述隔离层包括ONO层。
[0011]在一些实施例中，所述掩模层包括氮化硅层。
[0012]在一些实施例中，所述形成氮化物层，包括：
[0013]通过CVD工艺沉积氮化硅层形成所述氮化物层。
[0014]在一些实施例中，所述侧墙包括氧化物层。
[0015]在一些实施例中，所述存储器件为闪存器件或嵌入式闪存器件。
[0016]本申请技术方案，至少包括如下优点：
[0017]通过在存储器件的制作过程中，在浮栅侧墙刻蚀后，一步刻蚀控制栅多晶硅层、隔离层和部分浮栅多晶硅层，再沉积氮化物层，然后进行刻蚀以去除浮栅多晶硅层，最后对氮化物层进行回刻蚀以对其进行减薄，使得剩余的浮栅多晶硅层的边缘上方具有尖锐的突起结构(即尖角)，从而提高了存储器件的擦除操作性能，进而提高了其耐久性。
附图说明
[0018]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1是本申请一个示例性实施例提供的存储器件的制作方法的流程图；
[0020]图2至图6是本申请一个示例性实施例提供的存储器件的制作示意图。
具体实施方式
[0021]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0022]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0023]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0024]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0025]参考图1，其示出了本申请一个示例性实施例提供的存储器件的制作方法的流程图，该存储器件可以为闪存器件或嵌入式闪存器件，如图1所示，该方法包括：
[0026]步骤S1，提供一衬底，衬底上形成有衬垫氧化层，衬垫氧化层上形成有浮栅多晶硅层，浮栅多晶硅层的上方形成有控制栅多晶硅层，控制栅多晶硅层和浮栅多晶硅层之间形成有隔离层，控制栅多晶硅层上形成有掩模层，掩模层中形成有沟槽，沟槽将掩模层隔离为多个柱型结构，柱形结构的周侧形成有侧墙。
[0027]参考图2，其示出了在存储器件的制作过程中在进行控制栅多晶硅层刻蚀前的剖面示意图。示例性的，如图2所示，衬底210上形成有衬垫氧化(coupling oxide)层220，衬垫氧化层220上形成有浮栅多晶硅层231，浮栅多晶硅层231的上方形成有控制栅多晶硅层232，控制栅多晶硅层232和浮栅多晶硅层231之间形成有隔离层，控制栅多晶硅层232上形成有掩模层250，掩模层250中形成有沟槽201，沟槽201将掩模层250隔离为多个柱型结构(其可以是圆柱体、立方体或椭圆柱体)，柱形结构的周侧形成有侧墙261。
[0028]其中，隔离层包括氧化物
‑
氮化物
‑
氧化物(oxide
‑
nitride
‑
oxide，ONO)层，ONO层从下而上依次包括下层二氧化硅(SiO2)层241、中层氮化硅(Si3N4)层242和上层二氧化硅层243；掩模层250包括氮化硅层；侧墙261包括二氧化硅层。
[0029]步骤S2，进行刻蚀，去除沟槽下方的控制栅多晶硅层和隔离层，使沟槽下方的浮栅多晶硅层暴露。
[0030]参考图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器件的制作方法，其特征在于，包括：提供一衬底，所述衬底上形成有衬垫氧化层，所述衬垫氧化层上形成有浮栅多晶硅层，所述浮栅多晶硅层的上方形成有控制栅多晶硅层，所述控制栅多晶硅层和浮栅多晶硅层之间形成有隔离层，所述控制栅多晶硅层上形成有掩模层，所述掩模层中形成有沟槽，沟槽将所述掩模层隔离为多个柱型结构，所述柱形结构的周侧形成有侧墙；进行刻蚀，去除沟槽下方的控制栅多晶硅层和隔离层，使沟槽下方的浮栅多晶硅层暴露；形成氮化物层，所述氮化物层覆盖所述掩模层和沟槽暴露的表面；进行刻蚀，去除沟槽下方的氮化物层和浮栅多晶硅层，使沟槽下方的衬...

【专利技术属性】
技术研发人员：关长利，张磊，刘宪周，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：