半导体装置及半导体装置的制造方法制造方法及图纸

提供一种封固到配线基板的至少侧面为止的半导体装置及半导体装置的制造方法。一个实施方式的半导体装置具有：配线基板，具有第1面、作为上述第1面的相反侧的面的第2面、以及作为与上述第1面及上述第2面连接的面的侧面，在内部形成有配线，在上述第1面形成有第1电极；半导体元件，设置在上述配线基板，与上述第1电极电连接；以及树脂层，将上述配线基板的上述第1面和上述半导体元件封固，将上述配线基板的上述侧面覆盖，上述树脂层的侧面大致垂直。直。直。

【技术实现步骤摘要】
半导体装置及半导体装置的制造方法
[0001]本申请基于日本专利申请2022－034829号(申请日：2022年3月7日)主张优先权，这里通过参照而引用其全部内容。


[0002]本专利技术涉及半导体装置及半导体装置的制造方法。

技术介绍

[0003]存在将层叠在配线基板的半导体芯片通过树脂封固的半导体装置。

技术实现思路

[0004]本专利技术提供一种封固到配线基板的至少侧面为止的半导体装置及半导体装置的制造方法。
[0005]实施方式的半导体装置具有：配线基板，具有第1面、作为上述第1面的相反侧的面的第2面、以及作为与上述第1面及上述第2面连接的面的侧面，在内部形成有配线，在上述第1面形成有第1电极；半导体元件，设置在上述配线基板，与上述第1电极电连接；以及树脂层，将上述配线基板的上述第1面和上述半导体元件封固，将上述配线基板的上述侧面覆盖，上述树脂层的侧面大致垂直。
[0006]实施方式的半导体装置的制造方法包括：将第1配线基板切断，单片化为多个第2配线基板；将上述多个第2配线基板配置到第1支承基板上；在上述多个第2配线基板上设置半导体元件；将上述多个第2配线基板和上述半导体元件通过树脂封固；将上述第1支承基板和上述多个第2配线基板分离；将上述树脂切断，将上述多个第2配线基板分别分离。
附图说明
[0007]图1是有关第1实施方式的半导体装置的俯视图。
[0008]图2是有关第1实施方式的半导体装置的剖面图。
[0009]图3是有关第1实施方式的半导体装置的放大剖面图。
[0010]图4是有关第1实施方式的半导体装置的制造方法。
[0011]图5是有关第1实施方式的半导体装置的制造方法。
[0012]图6是有关第1实施方式的半导体装置的制造方法。
[0013]图7是有关第1实施方式的半导体装置的制造方法。
[0014]图8是有关第1实施方式的半导体装置的制造方法。
[0015]图9是有关第1实施方式的半导体装置的制造方法。
[0016]图10是有关第1实施方式的半导体装置的制造方法。
[0017]图11是有关第1实施方式的半导体装置的制造方法。
[0018]图12是有关比较例的半导体装置的制造方法。
[0019]图13是有关第2实施方式的半导体装置的放大剖面图。
[0020]图14是有关第2实施方式的半导体装置的制造方法。
[0021]图15是有关第3实施方式的半导体装置的放大剖面图。
[0022]图16是有关第3实施方式的半导体装置的放大剖面图。
[0023]图17是有关第3实施方式的半导体装置的制造方法。
[0024]图18是有关第3实施方式的半导体装置的制造方法。
[0025]图19是有关第4实施方式的半导体装置的剖面图。
[0026]图20是有关第4实施方式的半导体装置的剖面图。
[0027]图21是有关第4实施方式的半导体装置的制造方法。
[0028]图22是有关第4实施方式的半导体装置的制造方法。
[0029]图23是有关第4实施方式的半导体装置的制造方法。
[0030]图24是有关第5实施方式的半导体装置的剖面图。
[0031]图25是有关第5实施方式的半导体装置的制造方法。
[0032]标号说明
[0033]1、2、3A、3B、4、5 半导体装置，
[0034]10 配线基板，
[0035]30 键合线，
[0036]40 粘接层，
[0037]50、52 半导体芯片，
[0038]60 凸点电极，
[0039]70 树脂层，
[0040]100 配线基板，
[0041]102、104 支承基板。
具体实施方式
[0042]本实施方式并不限定本专利技术。在以下的实施方式中，上下方向表示在配线基板处将搭载半导体芯片的面设为上的情况下的相对方向，设为遵循重力加速度的上下方向。但是，也有与此不同的情况。附图是示意性或概念性的图，各部分的比例等并不一定与现实相同。在说明书和附图中，关于已出现的图，对于与之前记载的要素相同的要素赋予相同的标号而省略详细的说明。
[0043](第1实施方式)
[0044]图1是表示第1实施方式的半导体装置的结构的一例的俯视图。图2是图1的II―II线的剖面图。图3是图2的部分放大剖面图。
[0045]半导体装置1具有配线基板10、半导体芯片50、52、键合线30、凸点电极60、树脂层70。配线基板10具有第1面10A、相对于第1面10A处于相反侧的第2面10B、以及处于第1面10A与第2面10B之间并与第1面10A及第2面10B连接的侧面10C。在配线基板10的内部，设置有配线层14、16(参照图3)及对配线层间进行绝缘的层间绝缘膜17(参照图3)。配线层14、16的一部分可以从配线基板10的侧面10C露出。层间绝缘膜17可以是玻璃环氧树脂或陶瓷等。
[0046]配线基板10例如可以是使用了玻璃环氧树脂的印刷基板或中介层等。配线基板10在第1面10A具有焊盘12。配线基板10的第1面10A可以被以使焊盘12露出的方式形成有开口
的绝缘膜72包覆。例如，绝缘膜72是阻焊剂。焊盘12可以包含铝、金、铜或它们的复合材料。配线基板10在第2面10B具有焊盘18。配线基板10的第2面10B可以进一步被以使焊盘18露出的方式形成有开口的未图示的绝缘膜包覆。焊盘18可以包含铝、金、铜或它们的复合材料。在焊盘18设置凸点电极60。凸点电极60与半导体装置1的外部连接。凸点电极60和焊盘12经由焊盘18和配线层14、16的至少任一个电连接。
[0047]半导体芯片50设置在配线基板10的第1面10A上。半导体芯片50通过粘接层40粘接在配线基板10的第1面10A上。半导体芯片52通过粘接层40粘接在半导体芯片50上。粘接层40例如可以如NCP(Non Conductive Paste，非导电膏)、DAF(Die Attach Film，裸片粘接膜)那样是膏状或膜状的树脂。另外，层叠的半导体芯片的数量可以比2多。也可以不层叠而仅半导体芯片50。另外，也可以层叠控制半导体芯片50、52的控制器芯片。控制器芯片也可以另设在第1面10A之上。
[0048]半导体芯片50具有与形成在其表面的半导体元件的任一个电连接的焊盘54。半导体芯片52具有与形成在其表面的半导体元件的任一个电连接的焊盘56。焊盘54、56包含铝、金、铜或它们的复合材料。
[0049]键合线30将焊盘12与54之间连接。键合线30将焊盘54与56之间连接。键合线30例如是包括Au线、Cu线、Ag线、Pd涂层的Cu线等的金属线。
[0050]树脂层70在配线基板10上将半导体芯片50、52及键合线30封固并保护。此外，树脂层70将配线基板10的侧面10C也进一步封固并保护本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其具有：配线基板，具有第1面、作为上述第1面的相反侧的面的第2面、以及作为与上述第1面及上述第2面连接的面的侧面，在内部形成有配线，在上述第1面形成有第1电极；半导体元件，设置在上述配线基板，与上述第1电极电连接；以及树脂层，将上述配线基板的上述第1面和上述半导体元件封固，将上述配线基板的上述侧面覆盖，上述树脂层的侧面大致垂直。2.如权利要求1所述的半导体装置，其中，上述树脂层的下表面处于比上述配线基板的第2面靠下侧。3.如权利要求1所述的半导体装置，其中，上述树脂层将上述配线基板的第2面的一部分覆盖。4.如权利要求1所述的半导体装置，其中，具有设置在上述树脂层的外侧的金属膜；上述金属膜与从上述配线基板的侧面露出的上述配线直接连接。5.如权利要求1所述的半导体装置，其具有：金属膜，设置在上述树脂层的外侧；以及线，一端部与上述配线基板连接，另一端部与上述金属膜连接，设置在上述树脂层中。6.一种半导体装置的制造方法，其中，将第1配线基板切断，单片化为多个第2配线基板；将上述多个第2配线基板配置到第1支承基板上；在上述多...

【专利技术属性】
技术研发人员：河崎一茂，板仓悟，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：