本实用新型专利技术提供一种半导体封装和半导体结构，半导体结构包括基板和形成在基板中的深沟槽电容器区域。深沟槽电容器区域包括多个深沟槽电容器单元，并且每个深沟槽电容器单元包括从基板的顶表面向下延伸的沟槽、设置在沟槽中的第一导电层、设置在沟槽中的第二导电层，以及由第一导电层及第二导电层夹置的介电层。每个深沟槽电容器单元是细长的，并且多个深沟槽电容器单元的第一群组在第一方向上水平延伸，而多个深沟槽电容器单元的第二群组在第二方向上水平延伸。方向上水平延伸。方向上水平延伸。
【技术实现步骤摘要】
半导体封装和半导体结构
[0001]本技术的实施例总体上是关于电容器，并且更特定而言是关于半导体封装中的深沟槽电容器(deep trench capacitor，DTC)区域。
技术介绍
[0002]近年来，由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的整合密度持续提高，半导体行业经历了快速增长。在大多数情况下，整合密度的提高源于最小特征尺寸的迭代减小，因此允许更多的部件整合到给定的区域中。
技术实现思路
[0003]根据本技术的一些实施例，一种半导体结构包括基板以及形成在基板中的深沟槽电容器区域。深沟槽电容器区域包括多个深沟槽电容器单元。各个深沟槽电容器单元包括从基板的顶表面向下延伸的沟槽、设置在沟槽中的第一导电层、设置在沟槽中的第二导电层以及由第一导电层及第二导电层夹置的介电层，其中各个深沟槽电容器单元是细长的，深沟槽电容器单元的第一群组在第一方向上水平延伸，深沟槽电容器单元的第二群组在第二方向上水平延伸。
[0004]根据本技术的一些实施例，一种半导体封装包括半导体结构。半导体结构包括基板、形成在基板上的多层互连结构以及形成在基板中的深沟槽电容器区域。深沟槽电容器区域包括多个深沟槽电容器单元。各个深沟槽电容器单元包括从基板的顶表面向下延伸的沟槽、设置在沟槽中的第一导电层、设置在沟槽中的第二导电层以及由第一导电层和第二导电层夹置的介电层。半导体封装还包括一或多个晶片结合到半导体结构的多层互连结构，深沟槽电容器区域经由多层互连结构电性连接到一或多个晶片，其中深沟槽电容器单元中的各者是细长的，深沟槽电容器单元的第一群组在第一方向上水平延伸，深沟槽电容器单元的第二群组在第二方向上水平延伸。
[0005]根据本技术的一些实施例，一种半导体结构包括基板和形成在基板中的深沟槽电容器区域。深沟槽电容器区域包括多个深沟槽电容器单元。各个深沟槽电容器单元包括从基板的顶表面向下延伸的沟槽、设置在沟槽中的第一导电层、设置在沟槽中的第二导电层以及由第一导电层及第二导电层夹置的介电层，其中各个深沟槽电容器单元是细长的，深沟槽电容器单元的第一群组在第一方向上水平延伸，深沟槽电容器单元的第二群组在不同于第一方向的第二方向上水平延伸，且深沟槽电容器单元的第三群组在不同于第一方向和第二方向的第三方向上水平延伸。
附图说明
[0006]当结合附图阅读时，从以下详细描述中可以最好地理解本技术的各方面。应注意，根据工业中的标准方法，各种特征未按比例绘制。实际上，为了清楚地讨论，可任意增加或减少各种特征的尺寸。
[0007]图1绘示根据一些实施例的示例性半导体封装的示意图；
[0008]图2绘示根据一些实施例的示例性深沟槽电容器区域的俯视图；
[0009]图3绘示根据一些实施例的示例性深沟槽电容器单元群组的剖视图；
[0010]图4绘示根据一些实施例的示例性深沟槽电容器区域和连接至深沟槽电容器区域的多个晶片的附图；
[0011]图5A绘示根据一些实施例的连接至晶片的一个深沟槽电容器单元的附图；
[0012]图5B绘示根据一些实施例的连接至晶片的两个深沟槽电容器单元的附图；
[0013]图6A至图6C绘示根据一些实施例的示例性深沟槽电容器单元群组的附图；
[0014]图7绘示根据一些实施例的示例性深沟槽电容器区域和连接至深沟槽电容器区域的多个晶片的附图；
[0015]图8绘示根据一些实施例的示例性封装的附图；
[0016]图9绘示根据一些实施例制造包括深沟槽电容器区域的半导体结构的示例性方法流程图。
[0017]【符号说明】
[0018]100:半导体封装
[0019]101:封装基板
[0020]102:中介层
[0021]104:SoIC晶粒堆叠
[0022]106a:晶片
[0023]106b:晶片
[0024]106c:晶片
[0025]106d:晶片
[0026]112:基板区段
[0027]114:多层互连结构
[0028]118:硅通孔
[0029]120:深沟槽电容器区域
[0030]122:C4铜凸块
[0031]124:微凸块
[0032]204:底部晶粒
[0033]206:顶部晶粒
[0034]210:深沟槽电容器单元胞
[0035]212:深沟槽电容器单元群组
[0036]212a:深沟槽电容器单元群组
[0037]212b:深沟槽电容器单元群组
[0038]212c:深沟槽电容器单元群组
[0039]214:深沟槽电容器单元
[0040]214
‑
1:深沟槽电容器单元
[0041]214
‑
2:深沟槽电容器单元
[0042]214
‑
3:深沟槽电容器单元
[0043]214
‑
4:深沟槽电容器单元
[0044]214
‑
5:深沟槽电容器单元
[0045]220:电容器
[0046]222:基板
[0047]224:导电区
[0048]226:沟槽
[0049]226
‑
1:沟槽
[0050]226
‑
2:沟槽
[0051]226
‑
3:沟槽
[0052]226
‑
4:沟槽
[0053]226
‑
5:沟槽
[0054]226
‑
6:沟槽
[0055]228:上表面
[0056]230a:第一介电层
[0057]230b:第二介电层
[0058]232a:第一导电层
[0059]232b:第二导电层
[0060]234
‑
1:金属轨道
[0061]234
‑
2:金属轨道
[0062]236
‑
1:触点
[0063]236
‑
2:触点
[0064]236
‑
3:触点
[0065]402:深沟槽电容器域
[0066]402
‑
1:深沟槽电容器域
[0067]402
‑
2:深沟槽电容器域
[0068]402
‑
3:深沟槽电容器域
[0069]402
‑
4:深沟槽电容器域
[0070]402
‑
5:深沟槽电容器域
[0071]402
‑
6:深沟槽电容器域
[0072]402
‑
7:深沟槽电容器域
[0073]791:方向
[0074]792:方向<本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：一基板；以及一深沟槽电容器区域，形成在该基板中，其中该深沟槽电容器区域包括多个深沟槽电容器单元，各该深沟槽电容器单元包括：一沟槽，从该基板的一顶表面向下延伸；一第一导电层，设置在该沟槽中；一第二导电层，设置在该沟槽中；以及一介电层，由该第一导电层及该第二导电层夹置，其中各该深沟槽电容器单元是细长的，所述多个深沟槽电容器单元的一第一群组在一第一方向上水平延伸，所述多个深沟槽电容器单元的一第二群组在一第二方向上水平延伸。2.如权利要求1所述的半导体结构，其特征在于，该第一方向垂直于该第二方向。3.如权利要求1所述的半导体结构，其特征在于，所述多个深沟槽电容器单元的一第三群组在一第三方向上水平延伸。4.如权利要求3所述的半导体结构，其特征在于，该第一方向与该第二方向之间的一第一角度是60度，该第一方向与该第三方向之间的一第二角度是60度，并且该第二方向与该第三方向之间的一第三角度是60度。5.如权利要求1所述的半导体结构，其特征在于，该沟槽具有大于1的一深宽比。6.如权利要求1所述的半导体结构，其特征在于，该深沟槽电容器区域包括多个深沟槽电容器单元群组，各该深沟槽电容器单元群组包括水平平行延伸的一第一数量的所述深沟槽电容器单元。7.如权利要求1所述的半导体结构，其特征在于，所述多个深沟槽电容器单元被划分成多个深沟槽电容器域，所述多个深沟槽电容器域分别对应于且电性连接至多个晶片。8.如权利要求7所述的半导体结构，其特征在于，一第一深沟槽电容器单元群组的一第一部分被包括在一第一...
【专利技术属性】
技术研发人员：郭富强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。