包括邻接的块的集成电路和设计集成电路的布图的方法技术

公开了包括邻接的块的集成电路和设计集成电路的布图的方法。所述集成电路包括第一块和第二块，第一块在其中具有第一功能单元阵列，第一功能单元阵列至少部分地被第一多个结束单元围绕，第二块邻近于第一块延伸。第二块在其中包括第二功能单元阵列，第二功能单元阵列至少部分地被第二多个结束单元围绕。所述第一多个结束单元包括：(i)放置在集成电路的边界处的第一结束单元，以及(ii)放置在第一块与第二块之间的边界处的不同于第一结束单元的第二结束单元。第二结束单元。第二结束单元。

【技术实现步骤摘要】
包括邻接的块的集成电路和设计集成电路的布图的方法
[0001]本申请要求于2022年3月16日提交的第10
‑
2022
‑
0032946号韩国专利申请的优先权，所述韩国专利申请的公开通过引用特此包含于此。


[0002]专利技术构思涉及集成电路，并且更具体地，涉及其中包括邻接的块的集成电路以及设计集成电路的布图的方法。

技术介绍

[0003]根据半导体工艺的发展，器件的尺寸可减小，并且包括在集成电路中的器件的数量可增加。集成电路可包括分别提供各种功能的块，并且块可被独立地设计。根据半导体工艺的复杂性，每个块可被设计为满足各种需求。遗憾的是，彼此独立设计的块通常可低效地放置在集成电路中。

技术实现思路

[0004]专利技术构思提供了一种集成电路和设计集成电路的方法，在所述集成电路中，彼此独立设计的块被最佳地放置。
[0005]根据专利技术构思的一方面，提供一种设计集成电路的方法，所述方法包括：将包括第一功能单元阵列的第一块放置到集成电路的布图中；以及将包括第二功能单元阵列的第二块放置到集成电路的布图中，使得第二块在所述布图内邻近于第一块延伸。有利地，第一块包括沿第一块的边界延伸的第一结束单元，并且第二块包括沿第二块的边界延伸的第二结束单元。另外，在所述布图内，在第一块与第二块之间的边界处，第一结束单元中的至少一些与第二结束单元中的至少一些邻接。
[0006]根据专利技术构思的另一方面，提供了一种设计集成电路的方法，所述方法包括：将包括第一功能单元阵列的第一块放置到集成电路的布图中；以及将包括第二功能单元阵列的第二块放置到集成电路的布图中，使得第二块在所述布图内邻近于第一块延伸。放置第二块的步骤包括：确保第一块与第二块之间的虚设区，使得第二块与虚设区邻接。
[0007]根据专利技术构思的另一方面，提供了一种集成电路，所述集成电路包括：第一块，在其中具有第一功能单元阵列，第一功能单元阵列至少部分地被第一多个结束单元围绕；以及第二块，邻近于第一块延伸。第二块在其中包括第二功能单元阵列，第二功能单元阵列至少部分地被第二多个结束单元围绕。在这些实施例中的一些实施例中，所述第一多个结束单元包括：(i)放置在所述集成电路的边界处的第一结束单元，以及(ii)放置在第一块与第二块之间的边界处的不同于第一结束单元的第二结束单元。
附图说明
[0008]根据以下结合附图的具体实施方式，将更清楚地理解专利技术构思的实施例，在附图中：
[0009]图1是示出根据示例实施例的集成电路的布图的平面视图；
[0010]图2是示出根据示例实施例的设计集成电路的方法的流程图；
[0011]图3是示出根据示例实施例的集成电路的布图的平面视图；
[0012]图4是示出根据示例实施例的设计集成电路的方法的流程图；
[0013]图5是示出根据示例实施例的设计集成电路的方法的流程图；
[0014]图6A和图6B是示出根据示例实施例的块边界的示图；
[0015]图7示出根据示例实施例的过渡单元的示例；
[0016]图8A和图8B示出根据示例实施例的过渡单元的示例；
[0017]图9是示出根据示例实施例的集成电路的布图的平面视图；
[0018]图10A至图10C是示出根据示例实施例的结束单元的示例的视图；
[0019]图11是示出根据示例实施例的块的平面视图；
[0020]图12是示出根据示例实施例的设计集成电路的方法的流程图；
[0021]图13是示出根据示例实施例的集成电路的布图的平面视图；
[0022]图14是示出根据示例实施例的集成电路的布图的平面视图；
[0023]图15是示出根据示例实施例的设计集成电路的方法的流程图；
[0024]图16是示出根据示例实施例的设计集成电路的方法的流程图；
[0025]图17是示出根据示例实施例的块边界的示图；
[0026]图18是示出根据示例实施例的制造集成电路的方法的流程图；
[0027]图19是示出根据示例实施例的片上系统(SoC)的框图；并且
[0028]图20是示出根据示例实施例的包括用于存储程序的存储器的计算系统的框图。
具体实施方式
[0029]图1是示出根据示例实施例的集成电路10的布图的平面视图。集成电路10可使用半导体工艺制造，并且可包括彼此独立设计的多个块。例如，如图1中所示，集成电路10可包括第一块B1至第七块B7，并且第一块B1至第七块B7可被独立地设计。
[0030]在此，X轴方向和Y轴方向可分别被称为第一方向和第二方向，并且Z轴方向可被称为第三方向或垂直方向。由X轴和Y轴形成的平面可被称为水平面，相对于另一组件放置在+Z轴方向上的组件可被称为在另一组件上方，并且相对于另一组件放置在
‑
Z轴方向上的组件可被称为在另一组件下方。另外，组件的面积可被称为由组件在与水平面平行的平面上占据的尺寸，并且组件的高度可被称为组件在与组件延伸的方向垂直的方向上的长度。另外，当组件被连接(couple)或电连接时，组件可被简称为被连接。在附图中，为了便于说明，可仅示出一些层。另外，包括导电材料的图案(诸如，线路层的图案)也可被称为导电图案或简称为图案。
[0031]第一块B1至第七块B7中的每个可包括多个功能单元。单元可以是包括在集成电路中的布图的单位，并且可被称为标准单元。功能单元可被称为被设计为执行特定功能的单元。块可包括多个各种功能单元，并且功能单元可与多个行对齐。例如，第一块B1至第七块B7中的每个可包括放置在沿X轴方向延伸的行中的功能单元。功能单元在Y轴方向上的长度可被称为单元的高度，并且可与行的宽度对应。用于将电力供应给功能单元的电源轨可在行的边界处沿X轴方向延伸。例如，提供正电源电压的电源轨和提供负电源电压的电源轨可
交替放置。在一些实施例中，行的宽度也可彼此一致或不同。在一些实施例中，功能单元可包括放置在一行中的单个高度单元和/或放置在两个或更多个连续行中的多个高度单元。在此，放置在一个块中的多个行中的功能单元可被称为功能单元阵列。
[0032]功能单元可包括至少一个器件。在一些实施例中，当鳍状有源图案沿X轴方向延伸并且栅电极沿Y轴方向延伸时，有源图案和栅电极可形成鳍式场效应晶体管(FET)(FinFET)。在一些实施例中，有源图案可包括沿Z轴方向彼此分离并且沿X轴方向延伸的多个纳米片(nanosheet)，并且功能单元可包括由栅电极形成的多桥沟道(MBC)FET(MBCFET)，其中，多个纳米片沿Y轴方向延伸。在一些实施例中，因为用于P型晶体管的纳米片和用于N型晶体管的纳米片与介电壁分离，所以功能单元还可包括叉片FET(Forksheet FET)，叉片FET包括集成在同一结构内的nFET和pFET，并且介电壁通常将nFET与pFET分离。
[0033]在一些实施例中，功能单元还可包括具有如下结构的垂直FET(VFET)：源极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设计集成电路的方法，包括：将包括第一功能单元阵列的第一块放置到集成电路的布图中；以及将包括第二功能单元阵列的第二块放置到集成电路的布图中，使得第二块在所述布图内邻近于第一块延伸；其中，第一块包括沿第一块的边界延伸的第一结束单元，并且第二块包括沿第二块的边界延伸的第二结束单元；其中，在所述布图内，在第一块与第二块之间的边界处，第一结束单元中的至少一些与第二结束单元中的至少一些邻接。2.根据权利要求1所述的方法，其中，第一结束单元中的至少一个包括终止第一功能单元阵列的第一构造的结构；其中，第二结束单元中的至少一个包括终止第二功能单元阵列的第二构造的结构。3.根据权利要求2所述的方法，还包括：改变在第一块与第二块的相应边界处的第一结束单元和第二结束单元之中的至少一个结束单元。4.根据权利要求3所述的方法，其中，所述改变至少一个结束单元的步骤包括：识别具有过渡结构的结束单元，并且使用识别的结束单元来替换相应边界处的结束单元。5.根据权利要求3所述的方法，其中，所述改变至少一个结束单元的步骤包括：使用一个结束单元替换在边界处彼此邻接的第一结束单元中的一个和第二结束单元中的一个。6.根据权利要求2所述的方法，其中，第一结束单元中的每个包括第一区域和第二区域，第一区域与第一功能单元阵列邻接并且具有终止第一构造的结构，第二区域与第一区域邻接并且包括晕圈区域；其中，第二结束单元中的每个包括第三区域和第四区域，第三区域与第二功能单元阵列邻接并且具有终止第二构造的结构，第四区域与第三区域邻接并且包括晕圈区域。7.根据权利要求6所述的方法，其中，第一功能单元阵列包括与沿第一方向延伸的多个行对齐的功能单元；其中，第一结束单元包括具有与所述多个行中的两行或更多行对应的高度的结束单元。8.根据权利要求2所述的方法，其中，第一块包括围绕第一结束单元的多个第一缓冲单元；其中，第二块包括围绕第二结束单元的多个第二缓冲单元。9.根据权利要求2所述的方法，其中，第一构造包括第一功能单元阵列中的栅电极间距、线路间距和单元高度；其中，第二构造包括第二功能单元阵列中的栅电极间距、线路间距和单元高度。10.根据权利要求1所述的方法，还包括：将第三结束单元放置在集成电路的边界处；以及将第四结束单元放置在第一块与第二块之间，其中，第三结束单元具有终止第一功能单元阵列的第一构造或第二功能单元阵列的第二构造的结构；并且其中，第四结束单元具有第一构造与第二构造之间的过渡结构。11.根据权利要求10所述的方法，其中，所述放置第一块的步骤包括...

【专利技术属性】
技术研发人员：都桢湖，柳志秀，俞炫圭，郑珉在，白尚训，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：