半导体存储装置及其制造方法制造方法及图纸

实施方式提供能够提高电荷保持特性的半导体存储装置。一个实施方式的半导体存储装置具备：层叠体，交替地层叠有多个电极层和多个绝缘层；以及存储器膜，在层叠体内沿层叠方向延伸。存储器膜包含与绝缘层对置的氧化膜、与电极层和氧化膜对置的阻挡绝缘膜、和与阻挡绝缘膜对置的电荷蓄积膜。在阻挡绝缘膜中，与绝缘层对置的部分的厚度比与电极层对置的部分大，在电荷蓄积膜中，与绝缘层对置的部分的厚度比与电极层对置的部分小。度比与电极层对置的部分小。度比与电极层对置的部分小。

【技术实现步骤摘要】
半导体存储装置及其制造方法
[0001][关联申请的参照][0002]本申请享受以日本专利申请2022
‑
035592号(申请日：2022年3月8日)为基础申请的优先权。本申请通过参考此基础申请包含基础申请的全部内容。


[0003]本专利技术的实施方式涉及半导体存储装置及其制造方法。

技术介绍

[0004]在半导体存储装置中，存在具有三维结构的存储单元阵列的半导体存储装置。在这样的半导体存储装置中，在层叠有作为字线发挥功能的多个电极层的层叠体内形成有存储器膜。
[0005]在如上述那样的半导体存储装置中，近年来，伴随着存储器的大容量化，电极层间的距离变短。若电极层间的距离短，则容易产生存储单元间的电荷移动(所谓的电荷的侧漏)。其结果，担心存储单元的电荷保持特性劣化。

技术实现思路

[0006]本专利技术所要解决的技术问题在于，提供一种能够提高电荷保持特性的半导体存储装置及其制造方法。
[0007]一个实施方式的半导体存储装置具备：层叠体，交替地层叠有多个电极层和多个绝缘层；以及存储器膜，在层叠体内沿层叠方向延伸。存储器膜包含与绝缘层对置的氧化膜、与电极层和氧化膜对置的阻挡绝缘膜、和与阻挡绝缘膜对置的电荷蓄积膜。在阻挡绝缘膜中，与绝缘层对置的部分的厚度比与电极层对置的部分大，在电荷蓄积膜中，与绝缘层对置的部分的厚度比与电极层对置的部分小。
附图说明
[0008]图1是表示第一实施方式的半导体存储装置的主要部分的结构的立体图。
[0009]图2是表示沿着图1所示的切断线A
‑
A的截面的一部分的图。
[0010]图3是将单元的一部分放大后的剖视图。
[0011]图4是表示基于氧化膜的增速氧化的实验结果的一例的图。
[0012]图5是表示在基板上形成层叠体的工序的剖视图。
[0013]图6是表示形成存储器孔的工序的剖视图。
[0014]图7是表示第一实施方式的形成存储器膜的工序的剖视图。
[0015]图8是表示第一实施方式的去除绝缘层的工序的剖视图。
[0016]图9是表示第一实施方式的氧化处理的工序的剖视图。
[0017]图10是表示形成阻挡绝缘层的工序的剖视图。
[0018]图11是表示第一比较例的半导体存储装置的制造工序的一部分的俯视图以及剖
视图。
[0019]图12是表示第一实施方式的半导体存储装置的制造工序的一部分的俯视图以及剖视图。
[0020]图13是第二比较例的半导体存储装置的剖视图。
[0021]图14是表示第二实施方式的形成存储器膜的工序的剖视图。
[0022]图15是表示第二实施方式的去除绝缘层的工序的剖视图。
[0023]图16是表示第二实施方式的氧化处理的工序的剖视图。
具体实施方式
[0024]以下，参照附图对本专利技术的实施方式进行说明。本实施方式并不限定本专利技术。在以下的实施方式中，对具有三维结构的存储单元阵列的半导体存储装置进行说明。该半导体存储装置是能够在电气上自由地进行数据的擦除及写入、且即使切断电源也能够保持存储内容的NAND型非易失性半导体存储装置。
[0025](第一实施方式)
[0026]图1是表示第一实施方式的半导体存储装置的主要部分的结构的立体图。图1所示的半导体存储装置1具备基板10、层叠体20以及多个存储器膜30。在以下的说明中，将与基板10平行且相互正交的2个方向设为X方向及Y方向。另外，将与基板10垂直的方向即与X方向以及Y方向正交的方向设为Z方向。Z方向也是层叠体20的层叠方向。
[0027]基板10例如是硅基板。在基板10上设置有层叠体20。此外，也可以在基板10与层叠体20之间形成具有在存储器膜30的驱动中使用的晶体管等驱动元件的电路层、形成有在存储器膜30的驱动中使用的布线的布线层。
[0028]层叠体20具有SGD21、单元22、以及SGS23。SGD21位于层叠体20的最上层，具有多个漏极侧选择栅极电极。SGS23位于层叠体20的最下层，具有多个源极侧选择栅极电极。单元22位于SGD21与SGS23之间，具有多个字线。
[0029]多个存储器膜30在X方向及Y方向上交错配置。另外，各存储器膜30在层叠体20内沿Z方向延伸。
[0030]图2是表示沿着图1所示的切断线A
‑
A的截面的一部分的图。在此，参照图2对层叠体20的结构进行说明。
[0031]首先，对层叠体20的结构进行说明。如图2所示，在层叠体20中，平板状的多个电极层201和多个绝缘层202在Z方向上交替层叠。电极层201还具有导电层211和覆盖导电层211的阻挡绝缘层221。导电层211例如包含钨(W)等金属。阻挡绝缘层221例如包含氧化铝(Al2O3)。另一方面，绝缘层202例如包含氧化硅(SiO2)。
[0032]多个电极层201中，形成于SGD21的电极层201是上述的漏极侧选择栅极电极。此外，形成于单元22的电极层201是上述的字线。此外，虽然在图2中未示出，但形成于SGS23的电极层201是上述的源极侧选择栅极电极。
[0033]图3是将单元22的一部分放大后的剖视图。在此，使用图3对存储器膜30的结构进行说明。在图3所示的存储器膜30中，依次层叠有氧化膜31、阻挡绝缘膜32、电荷蓄积膜33、隧道绝缘膜34、沟道膜35以及芯绝缘膜36。
[0034]氧化膜31相对于绝缘层202在X方向上层叠设置。氧化膜31使用High
‑
k材料(高介
电常数绝缘材料)而形成。氧化膜31作为促进氧化的增速氧化膜发挥功能。氧化膜31中包含的High
‑
k材料例如为氧化铪(HfO2)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钡(BaO)、氧化钌(RuO4)、氧化镧(La2O3)、氧化锆(ZrO2)、氧化碘(Y2O3)、氧化镁(MgO)、氧化钽(Ta2O5)、氧化锶(SrO)、氧化铌(Nb2O5)。此外，上述High
‑
k材料也可以是氮氮化铝(AlON)、氮氧化铪(HfON)、氧氮化钛(氧氮化钛)、氧氮化锆(ZrON)等氮氧化物。另外，上述High
‑
k材料也可以是以例如在氧化钛、氧化铪、氧化锆等金属氧化物中添加铝、碘、镧、或者在氧化钽、氧化铌等金属氧化物中添加钛、铪、氧化锆的方式而价数不同的金属氧化物的混合体。
[0035]阻挡绝缘膜32相对于氧化膜31及电极层201在X方向上层叠设置。阻挡绝缘膜32例如包含氧化硅。阻挡绝缘膜32受到由氧化膜31引起的增速氧化的影响。因此，在阻挡绝缘膜32中，与绝缘层202对置的部分的厚度t1比与电极层201对置的部分的厚度t2大。由此，阻挡绝缘膜32的膜厚在电极层201与绝缘层202的层叠方向(Z方向)上周期性地变化。即，在阻挡绝缘膜32中，在X方向上突出的凸部和在X方向上凹陷的凹部在层叠方向上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，具备：层叠体，交替地层叠有多个电极层和多个绝缘层；以及存储器膜，在所述层叠体内沿层叠方向延伸，所述存储器膜包含与所述绝缘层对置的氧化膜、与所述电极层和所述氧化膜对置的阻挡绝缘膜、以及与所述阻挡绝缘膜对置的电荷蓄积膜，在所述阻挡绝缘膜中，与所述绝缘层对置的部分的厚度比与所述电极层对置的部分大，在所述电荷蓄积膜中，与所述绝缘层对置的部分的厚度比与所述电极层对置的部分小。2.根据权利要求1所述的半导体存储装置，其中，所述氧化膜包含High
‑
k材料。3.根据权利要求1或2所述的半导体存储装置，其中，所述氧化膜的膜厚为4nm以下。4.一种半导体存储装置，具备：层叠体，交替地层叠有多个电极层和多个绝缘层；以及存储器膜，在所述层叠体内沿层叠方向延伸，所述存储器膜包含与...

【专利技术属性】
技术研发人员：西田大介，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：