半导体器件的制造方法技术

本发明专利技术涉及一种半导体器件的制造方法，包括：提供第一晶圆，第一晶圆上暴露有第一导电层；在第一晶圆以及第一导电层上形成第一氧化层；在第一氧化层中形成一体成型的第一互联通道和第一虚拟通道，其中，第一互联通道沿垂直于所述第一导电层的方向上的宽度实质相同，第一互联通道与第一导电层接触，且第一虚拟通道的高度小于第一互联通道的高度，使得第一虚拟通道与第一导电层间隔；提供第二晶圆，第二晶圆的结构与第一晶圆相似，其中形成第二互联通道和第二虚拟通道；以及键合第一晶圆和第二晶圆，使第一互联通道和第二互联通道相互接触从而连通第一导电层和第二导电层。该制造方法减少了晶圆键合中的工艺步骤，降低了生产成本。降低了生产成本。降低了生产成本。

【技术实现步骤摘要】
半导体器件的制造方法
[0001]本申请是针对申请日为“2020年03月23日”，申请号为“202010207587.9”，专利技术名称为“半导体器件的制造方法”的专利的分案申请。


[0002]本专利技术涉及集成电路的制造领域，尤其涉及一种半导体器件的制造方法。

技术介绍

[0003]随着集成电路制造技术的飞速发展，半导体器件向着更高的性能、更低的功耗和更小的占位面积发展。在这个过程中，晶圆的3D堆叠技术的应用越来越广泛。晶圆的堆叠通常通过金属键合来实现。目前为了实现两片晶圆之间的键合，需要采用至少四层金属层，键合工艺步骤较多，生产成本高。在保证半导体器件性能的前提下，期望减少键合工艺中的步骤，从而降低生产成本。

技术实现思路

[0004]本专利技术所要解决的技术问题是提供一种简化键合工艺步骤的半导体器件的制造方法。
[0005]本专利技术为解决上述技术问题而采用的技术方案是一种半导体器件的制造方法，其特征在于，包括：提供第一晶圆，所述第一晶圆上暴露有第一导电层；在所述第一晶圆以及所述第一导电层上形成第一氧化层；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：第一结构，所述第一结构包括第一晶圆、第一导电层、及位于第一晶圆上的第一绝缘层、第一互联通道和第一虚拟通道，所述第一导电层位于所述第一晶圆内，且所述第一导电层的表面相对所述第一晶圆露出；所述第一虚拟通道沿垂直于所述第一导电层的方向上的长度小于所述第一互联通道沿垂直于所述第一导电层的方向上的长度，所述第一绝缘层间隔在所述第一虚拟通道与所述第一导电层之间，所述第一互联通道贯穿所述第一绝缘层并与所述第一导电层相接触；与所述第一结构键合的第二结构，所述第二结构包括第二互联通道和第二虚拟通道，所述第二互联通道连接所述第一互联通道，所述第二虚拟通道连接所述第一虚拟通道。2.如权利要求1所述的半导体器件，其特征在于，所述第一导电层靠近所述第一绝缘层的表面和所述第一晶圆靠近所述第一绝缘层的表面齐平。3.如权利要求1或2所述的半导体器件，其特征在于，所述半导体器件还包括第一氧化层，所述第一氧化层位于所述第一绝缘层远离所述第一晶圆的一侧，所述第一互联通道贯穿所述第一氧化层，且所述第一氧化层的厚度大于所述第一绝缘层的厚度。4.如权利要求3所述的半导体器件，其特征在于，所述第一虚拟通道贯穿部分所述氧化层，至少部分所述氧化层间隔在所述第一虚拟通道与所述第一绝缘层之间。5.如权利要求1所述的半导体器件，其特征在于，所述第一互联通道的宽度大于所述第一虚拟通道的宽度。6.如权利要求1所述的半导体器件，其特征在于，所述第一虚拟通道沿垂直于所述第一导电层的方向上的宽度与所述第二虚拟通道沿垂直于所述导电层的方向上的宽度相等。7.如权利要求1所述的半导体器件，其特征在于，所述第一结构包括均匀分布的多个所述虚拟通道。8.如权利要求5所述的半导体器件，其特征在于，多个所述虚拟通道均匀地分布在所述互联通道的两侧。9.如权利要求1所述的半导体器件，其特征在于，所述第一虚拟通道与所述第一互联通道中填充有相同的金属。10.如权利要求1所述的半导体器件，其特征在于，所述第一虚拟通道与所述第一互联通道中填充材料均包括铜。11.如权利要求1所述的半导体器件，其特征在于，所述第一导电层与外围电路相连接。12.如权利要求1所述的半导体器件，其特征在于，所述第一结构是CMOS器件。13.如权利要求1所述的半导体器件，其特征在于，所述第二结构还包括第二导电层、第二绝缘层和第二氧化层，所述第二绝缘层位于所述第二导电层和所述第二氧化层之间，所述第二互联通道贯穿所述第二氧化层和...

【专利技术属性】
技术研发人员：杨素慧，王志强，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：