半导体器件的制造方法技术

本发明专利技术涉及一种半导体器件的制造方法，包括：提供第一晶圆，第一晶圆上暴露有第一导电层；在第一晶圆以及第一导电层上形成第一氧化层；在第一氧化层中形成一体成型的第一互联通道和第一虚拟通道，其中，第一互联通道沿垂直于所述第一导电层的方向上的宽度实质相同，第一互联通道与第一导电层接触，且第一虚拟通道的高度小于第一互联通道的高度，使得第一虚拟通道与第一导电层间隔；提供第二晶圆，第二晶圆的结构与第一晶圆相似，其中形成第二互联通道和第二虚拟通道；以及键合第一晶圆和第二晶圆，使第一互联通道和第二互联通道相互接触从而连通第一导电层和第二导电层。该制造方法减少了晶圆键合中的工艺步骤，降低了生产成本。降低了生产成本。降低了生产成本。

【技术实现步骤摘要】
半导体器件的制造方法
[0001]本申请是针对申请日为“2020年03月23日”，申请号为“202010207587.9”，专利技术名称为“半导体器件的制造方法”的专利的分案申请。


[0002]本专利技术涉及集成电路的制造领域，尤其涉及一种半导体器件的制造方法。

技术介绍

[0003]随着集成电路制造技术的飞速发展，半导体器件向着更高的性能、更低的功耗和更小的占位面积发展。在这个过程中，晶圆的3D堆叠技术的应用越来越广泛。晶圆的堆叠通常通过金属键合来实现。目前为了实现两片晶圆之间的键合，需要采用至少四层金属层，键合工艺步骤较多，生产成本高。在保证半导体器件性能的前提下，期望减少键合工艺中的步骤，从而降低生产成本。

技术实现思路

[0004]本专利技术所要解决的技术问题是提供一种简化键合工艺步骤的半导体器件的制造方法。
[0005]本专利技术为解决上述技术问题而采用的技术方案是一种半导体器件的制造方法，其特征在于，包括：提供第一晶圆，所述第一晶圆上暴露有第一导电层；在所述第一晶圆以及所述第一导电层上形成第一氧化层；在所述第一氧化层中形成一体成型的第一互联通道和第一虚拟通道，其中，所述第一互联通道沿垂直于所述第一导电层的方向上的宽度实质相同，所述第一互联通道与所述第一导电层接触，且所述第一虚拟通道的高度小于所述第一互联通道的高度，使得所述第一虚拟通道与所述第一导电层间隔；提供第二晶圆，所述第二晶圆上暴露有第二导电层；在所述第二晶圆以及所述第二导电层上形成第二氧化层；在所述第二氧化层中形成一体成型的第二互联通道和第二虚拟通道，其中，所述第二互联通道沿垂直于所述第二导电层的方向上的宽度实质相同，所述第二互联通道与所述第二导电层接触，且所述第二虚拟通道的高度小于所述第二互联通道的高度，使得所述第二虚拟通道与所述第二导电层间隔；以及键合所述第一晶圆和第二晶圆，使所述第一互联通道和所述第二互联通道相互接触从而连通所述第一导电层和所述第二导电层。
[0006]在本专利技术的一实施例中，所述第一互联通道的宽度大于所述第一虚拟通道的宽度。
[0007]在本专利技术的一实施例中，该制造方法还包括：在所述第一氧化层中均匀地形成多个所述第一虚拟通道。
[0008]在本专利技术的一实施例中，该制造方法还包括：在所述第二氧化层中均匀地形成多个所述第二虚拟通道。
[0009]在本专利技术的一实施例中，该制造方法还包括：在键合所述第一晶圆和第二晶圆时，使所述第一虚拟通道和所述第二虚拟通道相互接触。
[0010]在本专利技术的一实施例中，在所述第一晶圆以及所述第一导电层上形成第一氧化层之前包括：在所述第一晶圆以及所述第一导电层上形成第一绝缘层。
[0011]在本专利技术的一实施例中，所述第一虚拟通道与所述第一绝缘层不接触。
[0012]在本专利技术的一实施例中，在所述第二晶圆以及所述第二导电层上形成第二氧化层之前包括：在所述第二晶圆以及所述第二导电层上形成第二绝缘层。
[0013]在本专利技术的一实施例中，所述第二虚拟通道与所述第二绝缘层不接触。
[0014]本专利技术通过在晶圆中同时刻蚀互联通道和虚拟通道，分别形成一体成型的互联通道和虚拟通道，并使虚拟通道的高度小于互联通道的高度，通过键合使不同晶圆中的互联通道连通，从而连通不同晶圆中的导电层。根据本专利技术的制造方法所形成的半导体器件结构简单，该制造方法减少了晶圆键合中的工艺步骤，降低了生产成本。
附图说明
[0015]为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：
[0016]图1是一种半导体器件的结构示意图；
[0017]图2A
‑
2G是形成图1所示的半导体器件中的下部结构的过程示意图；
[0018]图3是本专利技术一实施例的半导体器件的结构示意图；
[0019]图4是本专利技术一实施例的半导体器件的制造方法的流程示意图；
[0020]图5A
‑
5E是根据该实施例的制造方法制造半导体器件中的第二结构的过程示意图。
具体实施方式
[0021]为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明。
[0022]在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。
[0023]如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
[0024]在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0025]为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下
方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
[0026]在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
[0027]本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
[0028]图1是一种半导体器件的结构示意图。参考图1所示，该半导体器件100中包括由上下两部分结构键合而成的结构，分别是上部结构110和下部结构130。该上部结构110和下部结构130的结构可以相同，也可以不同。以下部结构130为例，该下部结构130主要包括形成在晶圆131上的导电层140、虚拟通道141和互联通道142。其中，互联通道142的作用是连通不同结构中的导电层，从而实现电导通。虚拟通道141则通常起到支撑和使晶圆内部的金属密度分布均匀的作用。其中互联通道142由两部分组成，分别是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：第一结构，所述第一结构包括第一晶圆、第一导电层、及位于第一晶圆上的第一绝缘层、第一互联通道和第一虚拟通道，所述第一导电层位于所述第一晶圆内，且所述第一导电层的表面相对所述第一晶圆露出；所述第一虚拟通道沿垂直于所述第一导电层的方向上的长度小于所述第一互联通道沿垂直于所述第一导电层的方向上的长度，所述第一绝缘层间隔在所述第一虚拟通道与所述第一导电层之间，所述第一互联通道贯穿所述第一绝缘层并与所述第一导电层相接触；与所述第一结构键合的第二结构，所述第二结构包括第二互联通道和第二虚拟通道，所述第二互联通道连接所述第一互联通道，所述第二虚拟通道连接所述第一虚拟通道。2.如权利要求1所述的半导体器件，其特征在于，所述第一导电层靠近所述第一绝缘层的表面和所述第一晶圆靠近所述第一绝缘层的表面齐平。3.如权利要求1或2所述的半导体器件，其特征在于，所述半导体器件还包括第一氧化层，所述第一氧化层位于所述第一绝缘层远离所述第一晶圆的一侧，所述第一互联通道贯穿所述第一氧化层，且所述第一氧化层的厚度大于所述第一绝缘层的厚度。4.如权利要求3所述的半导体器件，其特征在于，所述第一虚拟通道贯穿部分所述氧化层，至少部分所述氧化层间隔在所述第一虚拟通道与所述第一绝缘层之间。5.如权利要求1所述的半导体器件，其特征在于，所述第一互联通道的宽度大于所述第一虚拟通道的宽度。6.如权利要求1所述的半导体器件，其特征在于，所述第一虚拟通道沿垂直于所述第一导电层的方向上的宽度与所述第二虚拟通道沿垂直于所述导电层的方向上的宽度相等。7.如权利要求1所述的半导体器件，其特征在于，所述第一结构包括均匀分布的多个所述虚拟通道。8.如权利要求5所述的半导体器件，其特征在于，多个所述虚拟通道均匀地分布在所述互联通道的两侧。9.如权利要求1所述的半导体器件，其特征在于，所述第一虚拟通道与所述第一互联通道中填充有相同的金属。10.如权利要求1所述的半导体器件，其特征在于，所述第一虚拟通道与所述第一互联通道中填充材料均包括铜。11.如权利要求1所述的半导体器件，其特征在于，所述第一导电层与外围电路相连接。12.如权利要求1所述的半导体器件，其特征在于，所述第一结构是CMOS器件。13.如权利要求1所述的半导体器件，其特征在于，所述第二结构还包括第二导电层、第二绝缘层和第二氧化层，所述第二绝缘层位于所述第二导电层和所述第二氧化层之间，所述第二互联通道贯穿所述第二氧化层和...

【专利技术属性】
技术研发人员：杨素慧，王志强，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：