铜互连工艺制造技术

本申请涉及半导体集成电路制造技术领域，具体涉及一种铜互连工艺。铜互连工艺包括以下步骤：提供互连介质层，所述互连介质层中形成互连槽；沉积形成阻挡层，所述阻挡层覆盖在所述互连槽的内壁上；沉积铜金属层，所述铜金属层填充满带有所述阻挡层的互连槽中；去除所述铜金属层的上部形成第一凹槽；去除所述第一凹槽位置处的阻挡层形成第二凹槽；剩余铜金属层的上表面被氧化形成氧化铜层；沉积层间介质层，所述层间介质层填充满所述第二凹槽后覆盖在所述互连介质层上。在所述互连介质层上。在所述互连介质层上。

【技术实现步骤摘要】
铜互连工艺


[0001]本申请涉及半导体集成电路制造
，具体涉及一种铜互连工艺。

技术介绍

[0002]随着超大规模集成电路技术的不断发展，器件的尺寸随之不断缩小，但是电源电压不会按比例缩小，从在在互连结构中产生较大的电场，该电场强度甚至能达到本征击穿电压，这对互连结构的质量和厚度提出了更高的要求。
[0003]互连结构介质层的TDDB(Time Dependent Dielectric Breakdown，与时间有关介质击穿)性能表示介质层中的电场强度虽然未达到击穿程度，但随着时间的推移，介质层还是被击穿情况。这是由于施加在介质层中的电场应力随着时间的推移在介质层的缺陷处积累从而最终导致介质层击穿。
[0004]铜互连结构作为高能级材质，其在硅和介质层中具有较高的扩散性能，从而铜离子能够扩散进入介质层中造成介质层处缺陷，使得介质层的TDDB性能较差。

技术实现思路

[0005]本申请提供了一种铜互连工艺，可以解决相关技术中铜离子能够扩散进入介质层中造成介质层处缺陷，使得介质层的TDDB性能较差的问题。...

【技术保护点】

【技术特征摘要】
1.一种铜互连工艺，其特征在于，所述铜互连工艺包括以下步骤：提供互连介质层，所述互连介质层中形成互连槽；沉积形成阻挡层，所述阻挡层覆盖在所述互连槽的内壁上；沉积铜金属层，所述铜金属层填充满带有所述阻挡层的互连槽中；去除所述铜金属层的上部形成第一凹槽；去除所述第一凹槽位置处的阻挡层形成第二凹槽；剩余铜金属层的上表面被氧化形成氧化铜层；沉积层间介质层，所述层间介质层填充满所述第二凹槽后覆盖在所述互连介质层上。2.如权利要求1所述的铜互连工艺，其特征在于，所述剩余铜金属层的上表面被氧化形成氧化铜层的步骤中所述氧化层向两侧延伸覆盖在剩余的阻挡层的顶端。3.如权利要求1所述的铜互连工艺，其特征在于，所述第一凹槽的深度为所述上层低介电系数介质层厚度的六分之一至四分之一。4.如权利要求1所述的铜互连工艺，其特征在于，所述去除所述铜金属层的上部形成第一凹槽的步骤可以采用...

【专利技术属性】
技术研发人员：何亚川，郭振强，黄鹏，姜慧琴，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：