电阻变化型非易失性存储器制造技术

本发明专利技术提供一种能够使流通于电阻变化型存储元件的电流适当化的电阻变化型非易失性存储器。本发明专利技术的实施方式的电阻变化型非易失性存储器具备存储器单元，所述存储器单元具备：半导体衬底；第1电极线，在与半导体衬底正交的第1方向延伸；第2电极线，在与第1方向正交的第2方向上隔着绝缘膜相邻，并在第1方向延伸；电阻变化膜，在第1方向延伸，并与所述第1电极线相接；半导体膜，在第1方向延伸，与电阻变化膜相接并且与绝缘膜及第2电极线相接；电阻层，配置于半导体膜与电阻变化膜之间，电阻值低于电阻变化膜；第1绝缘体膜，在第1方向延伸，与半导体膜相接；及第1电位施加电极，在第2方向延伸，与第1绝缘体膜相接。与第1绝缘体膜相接。与第1绝缘体膜相接。

【技术实现步骤摘要】
电阻变化型非易失性存储器
[0001]相关申请
[0002]本申请享受以日本专利申请2022
‑
031640号(申请日：2022年3月2日)为基础申请的优先权。本申请通过参考所述基础申请而包括基础申请的全部内容。


[0003]本专利技术的实施方式涉及一种电阻变化型非易失性存储器。

技术介绍

[0004]提案有在半导体衬底上将ReRAM(Resistive Random Access Memory：电阻型随机存取存储器)元件、合金型PCM(Phase Change Memory：相变存储器)元件、iPCM(Interfacial Phase Change Memory：接口相变存储器)元件等电阻变化型存储元件集成化的电阻变化型非易失性存储器。在电阻变化型非易失性存储器中，通过在电阻变化型存储元件流通电流，将电阻变化型存储元件设为高电阻状态或低电阻状态。

技术实现思路

[0005]实施方式想要解决的问题在于提供一种能够使流通于电阻变化型存储元件的电流适当化的电阻变化型非易失性存储器。
[0006]实施方式的电阻变化型非易失性存储器具备存储器单元，所述存储器单元具备：半导体衬底；第1电极线，在与半导体衬底正交的第1方向延伸；第2电极线，在与第1方向正交的第2方向上夹着绝缘膜相邻，并在第1方向延伸；电阻变化膜，在第1方向延伸，并与第1电极线相接；半导体膜，在第1方向延伸，与电阻变化膜相接并且与绝缘膜及第2电极线相接；电阻层，配置于半导体膜与电阻变化膜之间，电阻值低于电阻变化膜；第1绝缘体膜，在第1方向延伸，与半导体膜相接；及第1电位施加电极，在第2方向延伸，与第1绝缘体膜相接。
附图说明
[0007]图1是应用第1实施方式的电阻变化型非易失性存储器的存储器系统的框图。
[0008]图2是第1实施方式的电阻变化型非易失性存储器的单元阵列的等效电路图。
[0009]图3是第1实施方式的电阻变化型非易失性存储器的单元阵列的鸟瞰图。
[0010]图4是第1实施方式的电阻变化型非易失性存储器的单元块的鸟瞰图。
[0011]图5是第1实施方式的电阻变化型非易失性存储器的单元块的沿X
‑
Z面的剖视图。
[0012]图6是表示第1实施方式的电阻变化型非易失性存储器的单元块的X
‑
Y平面方向的剖视图，(a)是沿图5的A
‑
A
′
线的剖视图，(b)是沿图5的B
‑
B
′
线的剖视图，(c)是沿图5的C
‑
C
′
线的剖视图。
[0013]图7是第1实施方式的电阻变化型非易失性存储器的单元块的电路图。
[0014]图8是第1实施方式的电阻变化型非易失性存储器的单元块的动作电路图。
[0015]图9是表示第1实施方式的电阻变化型非易失性存储器的制造方法的X
‑
Y平面方向
的剖视图，(a)是在存储器孔MH的侧壁外周，依次堆积栅极绝缘体膜GD及半导体膜CH，进而由绝缘膜DF填埋内部的步骤图，(b)是选择性掩蔽绝缘膜DF中央部进行蚀刻加工，形成2个子孔SH的步骤图，(c)是在子孔SH内，在半导体膜CH的内侧堆积电阻变化膜RE，进而在内侧形成局部位线LBL的步骤图，(d)是进行一边留下绝缘膜DF左右的部分一边去除中央部的蚀刻加工，形成中央的子孔SH，在内部形成局部源极线LSL的步骤图。
[0016]图10是表示第1实施方式的变化例的电阻变化型非易失性存储器的制造方法的X
‑
Y平面方向的剖视图，(a)是在存储器孔MH的侧壁外周，依次堆积栅极绝缘体膜GD及半导体膜CH，进而由绝缘膜DF填埋内部，选择性掩蔽绝缘膜DF中央部进行蚀刻加工，形成3个子孔SH的步骤图，(b)是选择性掩蔽中央的子孔SH，在左右的子孔SH内，堆积电阻变化膜RE的步骤图，(c)是去除掩蔽，在左右的子孔SH中，在内侧形成局部位线LBL，在中央的子孔SH中，形成局部源极线LSL的步骤图。
[0017]图11是第1实施方式的电阻变化型非易失性存储器的动作波形的时序图。
[0018]图12是第1实施方式的电阻变化型非易失性存储器的单元块沿XY平面的剖视图中，电流导通路径的说明图。
[0019]图13是第1实施方式的电阻变化型非易失性存储器的单元块在局部源极线LSL及局部位线LBL附近的放大剖视图中，电流导通路径的说明图。
[0020]图14是在第1实施方式的电阻变化型非易失性存储器的单元块的沿XZ面的剖视图中，泄漏到存储器单元MC1的上下相邻的存储器单元MC0、MC2的电流导通路径的说明图。
[0021]图15是在第1实施方式的电阻变化型非易失性存储器的单元块沿X
‑
Z平面的剖视图中，配置伪字线DWL的例子的说明图。
[0022]图16是第1实施方式的电阻变化型非易失性存储器的单元块的沿XZ面的剖视图，也就是伪字线DWL附近的放大图。
[0023]图17A是第1实施方式的电阻变化型非易失性存储器的动作波形例。
[0024]图17B是第1实施方式的电阻变化型非易失性存储器的其它动作波形例。
[0025]图18A是第1实施方式的变化例1的电阻变化型非易失性存储器的单元块沿XZ平面的放大剖视图。
[0026]图18B是第1实施方式的变化例2的电阻变化型非易失性存储器的单元块沿XZ平面的放大剖视图。
[0027]图19是第2实施方式的电阻变化型非易失性存储器的单元块的鸟瞰图。
[0028]图20是第2实施方式的电阻变化型非易失性存储器的单元块的沿XZ面的剖视图。
[0029]图21是第2实施方式的电阻变化型非易失性存储器的单元块沿图20的H
‑
H
′
线的剖视图。
[0030]图22A是第2实施方式的电阻变化型非易失性存储器的单元块在局部源极线LSL及局部位线LBL附近的放大剖视图。
[0031]图22B是图22A的A区域部分的放大图。
[0032]图23是第2实施方式的电阻变化型非易失性存储器的单元块的沿XZ面的放大剖视图。
[0033]图24是第3实施方式的电阻变化型非易失性存储器的单元块的与第2实施方式的电阻变化型非易失性存储器的图21对应的剖视图。
[0034]图25是第3实施方式的电阻变化型非易失性存储器的单元块的沿XZ面的放大剖视图。
具体实施方式
[0035]以下，参考附图对实施方式进行说明。此外，在以下的说明中，对具有同一功能及构成的构成要件附加共通的参考符号。在以下的说明中，也有将多个单元块CB0～CB(n
‑
1)简单表示为单元块CB的情况。另外，也有将电阻变化元件RE表示为电阻变化膜RE的情况。
[0036](第1实施方式)
[0037](存储器系统)...

【技术保护点】

【技术特征摘要】
1.一种电阻变化型非易失性存储器，其具备存储器单元，所述存储器单元具备：半导体衬底；第1电极线，在与所述半导体衬底正交的第1方向延伸；第2电极线，在与所述第1方向正交的第2方向上夹着绝缘膜相邻，并在所述第1方向延伸；电阻变化膜，在所述第1方向延伸，并与所述第1电极线相接；半导体膜，在所述第1方向延伸，与所述电阻变化膜相接并且与所述绝缘膜及所述第2电极线相接；电阻层，配置于所述半导体膜与所述电阻变化膜之间，电阻值低于所述电阻变化膜；第1绝缘体膜，在所述第1方向延伸，与所述半导体膜相接；及第1电位施加电极，在所述第2方向延伸，与所述第1绝缘体膜相接。2.根据权利要求1所述的电阻变化型非易失性存储器，其中所述存储器单元在所述第1方向积层多个，所述半导体膜、所述电阻层、及所述电阻变化膜与所述存储器单元的所述第1电位施加电极对应被分割为多个，积层于所述第1方向。3.根据权利要求1所述的电阻变化型非易失性存储器，其还具备：第1阻挡膜，配置于所述电阻变化膜与所述第1电极线之间；及第2阻挡膜，配置于所述半导体膜与所述第2电极线之间。4.根据权利要求1所述的电阻变化型非易失性存储器，其中所述电阻层包含选自由W、Ti、TiN、TaN、WSi所组成的群的至少1个。5.根据权利要求3所述的电阻变化型非易失性存储器，其中所述第1阻挡膜及所述第2阻挡膜包含选自由TiN、TaN、TiO
X
、C、CN、C
‑
W、C
‑
WN所组成的群的至少1个。6.根据权利要求1所述的电阻变化型非易失性存储器，其中在所述电阻层与所述电阻变化膜之间还具备第3阻挡膜。7.根据权利要求6所述的电阻变化型非易失性存储器，其中所述第3阻挡膜与所述电阻变化膜相接配置。8.根据权利要求7所述的电阻变化型非易失性存储器，其中所述第3阻挡膜具备发热膜。9.根据权利要求8所述的电阻变化型非易失性存储器，其中所述发热膜具备包含铟作为杂质的锗、碲、或III
‑
V族化合物。10.一种电阻变化型非易失性存储器，其具备存储器单元，所述存储器单元具备：半导体衬底；第1电极线，在与所述半导体衬底正交的第1方向延伸；第2电极线，在与所述第1方向正交的第2方向上夹着绝缘膜相邻，并在所述第1方向延伸；电阻变化膜，在所述第1方向延伸，并与所述第1电极线相接；半导体膜，在所述第1方向延伸，与所述电阻变化膜相接并且与所述绝缘膜及所述第2电极线相接；第1绝缘体膜，在所述第1方向延伸，与所述半导体膜相接；及
...

【专利技术属性】
技术研发人员：千葉智贵，高岛大三郎，滋贺秀裕，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：