半导体存储装置制造方法及图纸

实施方式提供容量大的半导体存储装置。实施方式的半导体存储装置具备：在第一方向上排列的第一电极及第二电极；以及相变层，设置在第一电极与第二电极之间，包含锗(Ge)、锑(Sb)以及碲(Te)中的至少1种。相变层构成为能够转变为非晶相相对于晶体相的体积比率为第一比率的第一状态、所述体积比率为比第一比率大的第二比率的第二状态、以及所述体积比率为比第二比率大的第三比率的第三状态。二比率大的第三比率的第三状态。二比率大的第三比率的第三状态。

【技术实现步骤摘要】
半导体存储装置
[0001][关联申请的参考][0002]本申请享受以日本专利申请2022
‑
030690号(申请日：2022年3月1日)为基础申请的优先权。本申请通过参考此基础申请包括基础申请的全部内容。


[0003]本实施方式涉及半导体存储装置。

技术介绍

[0004]已知一种半导体存储装置，具备第一电极以及第二电极、以及设置于第一电极与第二电极之间的相变层。相变层例如包含锗(Ge)、锑(Sb)和碲(Te)等。

技术实现思路

[0005]本专利技术所要解决的技术问题在于提供容量大的半导体存储装置。
[0006]一个实施方式的半导体存储装置，具备：第一电极以及第二电极，在第一方向上排列；以及相变层，设置于第一电极与第二电极之间，包含锗(Ge)、锑(Sb)以及碲(Te)中的至少1种。相变层构成为，能够转变为非晶相相对于晶体相的体积比率为第一比率的第一状态、所述体积比率为比第一比率大的第二比率的第二状态、以及所述体积比率为比第二比率大的第三比率的第三状态。
附图说明
[0007]图1是表示第一实施方式的半导体存储装置的一部分的结构的示意性的电路图。
[0008]图2是表示该半导体存储装置的一部分的结构的示意性的立体图。
[0009]图3是表示该半导体存储装置的一部分的结构的示意性的剖视图。
[0010]图4是用于说明该半导体存储装置的设定动作的示意性的关系图。
[0011]图5是用于说明该半导体存储装置的电阻变化元件VR_MRS的示意性的剖视图。
[0012]图6是用于说明该半导体存储装置的设定动作的示意性的波形图。
[0013]图7是用于说明该半导体存储装置的设定动作的示意性的波形图。
[0014]图8是用于说明该半导体存储装置的设定动作的示意性的波形图。
[0015]图9是用于说明该半导体存储装置的设定动作的示意性的曲线图。
[0016]图10是表示该半导体存储装置的电流
‑
电压特性的示意性的曲线图。
[0017]图11是用于说明比较例的半导体存储装置的设定动作的示意性的曲线图。
[0018]图12是表示第一实施方式的半导体存储装置的一部分的结构的示意性的剖视图。
[0019]图13是表示该半导体存储装置的一部分的结构的示意性的剖视图。
[0020]图14是用于说明第二实施方式的半导体存储装置的设定动作的示意性的波形图。
[0021]图15是用于说明该半导体存储装置的设定动作的示意性的波形图。
[0022]图16是用于说明该半导体存储装置的设定动作的示意性的波形图。
具体实施方式
[0023]接着，参照附图对实施方式的半导体存储装置及其制造方法进行详细说明。另外，以下的实施方式只不过是一个例子，并不是以限定本专利技术的意图进行表示的。另外，以下的附图是示意性的，为了便于说明，有时省略一部分的结构等。另外，对多个实施方式共同的部分标注相同的附图标记，有时省略说明。
[0024]另外，在本说明书中说到“半导体存储装置”的情况下，有时也意味着存储器裸片，有时意味着存储器芯片、存储卡、SSD(Solid State Drive：固态驱动器)等包含控制器裸片的存储器系统。进而，有时也意味着智能手机、平板终端、个人计算机等包含主计算机的结构。
[0025]另外，在本说明书中，在说到第一结构连接在第二结构与第三结构之间的情况下，有时意味着第一结构、第二结构以及第三结构串联连接、且第二结构经由第一结构与第三结构连接。
[0026]另外，在本说明书中，将与基板的上表面平行的规定的方向称为X方向，将与基板的上表面平行且与X方向垂直的方向称为Y方向，将与基板的上表面垂直的方向称为Z方向。
[0027]另外，在本说明书中，有时将沿着规定的面的方向称为第一方向，将沿着该规定的面而与第一方向交叉的方向称为第二方向，将与该规定的面交叉的方向称为第三方向。这些第一方向、第二方向以及第三方向可以与X方向、Y方向以及Z方向中的任一方向对应，也可以不对应。
[0028]另外，在本说明书中，“上”、“下”等的表现以基板为基准。例如，将沿着上述Z方向离开基板的方向称为上，将沿着Z方向接近基板的方向称为下。另外，在将某个结构称为下表面、下端的情况下，是指该结构的基板侧的面、端部，在称为上表面、上端的情况下，是指与该结构的基板相反一侧的面、端部。另外，将与X方向或Y方向交叉的面称为侧面等。
[0029]另外，在本说明书中，对于结构、部件等，在称为规定方向的“宽度”、“长度”或“厚度”等的情况下，有时是指利用SEM(Scanning Electron Microscopy，扫描电子显微镜)或TEM(Transmission：ron microscopy)等观察到的截面等中的宽度、长度或厚度等。
[0030][第一实施方式][0031][半导体存储装置的结构][0032]图1是表示第一实施方式的半导体存储装置的一部分的结构的示意性的电路图。图2是表示该半导体存储装置的一部分的结构的示意性的立体图。
[0033]本实施方式的半导体存储装置具备存储单元阵列MCA和控制存储单元阵列MCA的周边电路PC。
[0034]存储单元阵列MCA例如如图2所示，具备在Z方向上排列的多个存储垫MM。存储垫MM包括位线BL、字线WL和存储单元MC。位线BL在X方向上排列有多个，且在Y方向上延伸。字线WL在Y方向上排列有多个，且在X方向上延伸。存储单元MC与位线BL以及字线WL对应地在X方向以及Y方向上排列多个。如图所示，关于在Z方向上排列的2个存储垫MM，也可以共同地设置有位线BL或字线WL。在图1的例子中，存储单元MC的阴极E
C
连接于位线BL。另外，存储单元MC的阳极E
A
连接于字线WL。在存储单元MC中，以阴极E
C
侧为基准，阳极E
A
侧被供给正电压。存储单元MC具备电阻变化元件VR及非线性元件NO。
[0035]周边电路PC连接于位线BL及字线WL。周边电路PC例如具备降压电路、选择电路、读
出放大器电路以及控制它们的序列发生器等。降压电路对电源电压等进行降压并向电压供给线输出。选择电路使与选择地址对应的位线BL及字线WL与对应的电压供给线导通。读出放大器电路根据位线BL的电压或电流而输出数据。
[0036][存储单元MC的结构][0037]图3是本实施方式的存储单元MC的示意性的剖视图。图3的(a)对应于在下方设置位线BL且在上方设置字线WL的存储单元MC。图3的(b)对应于在下方设置字线WL且在上方设置位线BL的存储单元MC。
[0038]图3的(a)所示的存储单元MC具备在位线BL上表面的势垒导电层101上依次层叠的导电层102、选择层103、导电层104、势垒导电层105、相变层106、势垒导电层107及导电层108。在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，具备：在第一方向上排列的第一电极及第二电极；以及相变层，设置在所述第一电极与所述第二电极之间，包含锗Ge、锑Sb及碲Te中的至少1种。所述相变层构成为，能够转变为非晶相相对于晶体相的体积比率为第一比率的第一状态、所述体积比率为比所述第一比率大的第二比率的第二状态、所述体积比率为比所述第二比率大的第三比率的第三状态。2.根据权利要求1所述的半导体存储装置，所述相变层具备第一区域和比所述第一区域更靠近所述第一电极的第二区域，在所述相变层处于所述第二状态的情况下，所述第二区域的非晶相相对于晶体相的体积比率，小于所述第一区域的非晶相相对于晶体相的体积比率。3.根据权利要求1或2所述的半导体存储装置，所述第一电极在所述第一方向上的宽度小于10nm。4.根据权利要求1或2所述的半导体存储装置，所述相变层在所述第二状态下，包含相对于所述相变层的总体积为10％～90％的所述晶体相。5.根据权利要求1或2所述的半导体存储装置，当将所述相变层的所述第一方向上的宽度设为第一宽度，并将所述相变层的、与所述第一方向交叉的第二方向上的宽度设为第二宽度时，所述第一宽度为所述第二宽度的1.5倍以上。6.根据权利要求1或2所述的半导体存储装置，通过向所述第一电极与所述第二电极之间供给第一电压，由此所述相变层从所述第一状态转变为所述第二状态，通过向所述第一电极与所述第二电极之间供给比所述第一电压大的第二电压...

【专利技术属性】
技术研发人员：大出裕之，大西佑辉，渡边伊吹，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：