半导体器件制造技术

一种半导体器件包括衬底、衬底上的下电极、覆盖下电极的介电层、以及覆盖介电层的上电极。介电层包括与下电极接触的第一区域、与上电极接触的第二区域、以及在第一区域和第二区域之间的第三区域。第三区域包括第一插入层，第一插入层包括第一氧化物和第二氧化物，第一氧化物包括具有第一价的第一金属，第二氧化物包括具有第二价的第二金属，第二价与第一价不同。介电层的厚度为约至约第一插入层的厚度为约至约第二金属与介电层中的总元素的比率为约5at％至约15at％。中的总元素的比率为约5at％至约15at％。中的总元素的比率为约5at％至约15at％。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2022年3月11日在韩国知识产权局提交的韩国专利申请No.10
‑
2022
‑
0030491的优先权，其公开内容通过引用整体并入本文中。


[0003]本公开涉及半导体器件。

技术介绍

[0004]随着对半导体器件的高集成度和小型化的需求，半导体器件的电容器的尺寸也已小型化。因此，已经尝试进行各种研究来优化用于在动态随机存取存储器(DRAM)中存储信息的电容器的结构。

技术实现思路

[0005]一方面提供了一种具有提高的电特性和可靠性的半导体器件。
[0006]根据一个或多个实施例的一方面，一种半导体器件包括：衬底；衬底上的多个下电极；介电层，覆盖多个下电极；以及上电极，覆盖介电层。介电层包括：第一区域，与多个下电极接触；第二区域，与上电极接触；以及第三区域，在第一区域和第二区域之间。第三区域包括第一插入层，该第一插入层包括第一氧化物和第二氧化物，该第一氧化物包括具有第一价的第一金属，该第二氧化物包括具有第二价的第二金属，第二价与第一价不同，介电层的厚度为约至约第三区域的第一插入层的厚度为约至约并且第二金属与包括在介电层中的总元素的比率大于或等于约5at％且小于或等于约15at％。
[0007]根据一个或多个实施例的另一方面，一种半导体器件包括：衬底；衬底上的多个下电极；介电层，覆盖多个下电极；以及上电极，覆盖介电层。介电层包括：第一区域和第二区域，包括第一氧化物；以及第三区域，介于第一区域和第二区域之间，并且包括第一氧化物和第二氧化物。第一氧化物包括具有第一价的第一金属，第二氧化物包括具有第二价的第二金属，第二价与第一价不同，第三区域的厚度等于介电层的厚度的约1/6至约3/4，并且包括在第三区域中的第二金属相对于包括在介电层中的总元素的比率大于或等于约5at％且小于或等于约15at％。
[0008]根据一个或多个实施例的另一方面，一种半导体器件包括：器件隔离层，在衬底上限定有源区；栅电极，与有源区交叉，并且延伸到器件隔离层中；有源区中在栅电极两侧的第一杂质区和第二杂质区；位线，设置在栅电极上，并且连接到第一杂质区；导电图案，设置在位线的侧表面上，并且连接到第二杂质区；多个下电极，在导电图案上竖直延伸，并且连接到每个导电图案；至少一个支撑层，与衬底的上表面竖直间隔开，在平行于衬底的上表面的方向上延伸，并且接触多个下电极中的与至少一个支撑层相邻的每个下电极的侧表面；介电层，覆盖多个下电极，并且覆盖至少一个支撑层；以及上电极，覆盖介电层。介电层包括：第一区域，与至少一个支撑层接触并与多个下电极接触，第一区域包括第一氧化物，该
第一氧化物包括第一金属；第二区域，与第一区域间隔开，与上电极接触，并且包括第一氧化物；以及第三区域，包括第一插入层，该第一插入层包括第一氧化物和第二氧化物，第二氧化物包括第二金属，第三区域位于第一区域和第二区域之间。介电层的总厚度为约至约第一插入层的厚度为约至约并且第二金属与包括在介电层中的总元素的比率大于或等于约5at％且小于或等于约15at％。
附图说明
[0009]根据结合附图给出的以下具体实施方式，将更清楚地理解上述和其他方面、特征和优点，在附图中：
[0010]图1A和图1B是示出了根据示例实施例的半导体器件的平面图；
[0011]图2是示出了根据示例实施例的半导体器件的截面图；
[0012]图3A和图3B是示出了根据示例实施例的半导体器件的一部分的局部放大图；
[0013]图4是示出了根据示例实施例的半导体器件的一部分的局部放大图；
[0014]图5是示出了根据示例实施例的半导体器件的一部分的局部放大图；
[0015]图6是示出了根据示例实施例的半导体器件的截面图；
[0016]图7是示出了根据示例实施例的半导体器件的截面图；以及
[0017]图8A至图8E是示出了根据示例实施例的制造半导体器件的方法的截面图。
具体实施方式
[0018]在下文中，将参考附图描述各种示例实施例。
[0019]图1A和图1B是示出了根据示例实施例的半导体器件的平面图。
[0020]图2是示出了根据示例实施例的半导体器件的截面图。图2示出了沿线I
‑
I'和II
‑
II'截取的图1A的半导体器件的截面。
[0021]图3A和图3B是示出了根据示例实施例的半导体器件的一部分的局部放大图。图3A是图2的区域“A”的放大图，并且图3B是图3A的区域“B”的放大图。
[0022]为了便于描述，图1A、图1B、图2、图3A和图3B中仅示出了半导体器件的主要组件。
[0023]参考图1A、图2、图3A和图3B，半导体器件100可以包括：衬底101，包括有源区ACT；器件隔离层110，在衬底101内部限定有源区ACT；字线结构WLS，嵌入衬底101中并延伸到器件隔离层中，并且包括字线WL；位线结构BLS，在衬底101上与字线结构WLS相交以沿着衬底101延伸，并且包括位线BL；以及位线结构BLS上的电容器结构CAP。半导体器件100还可以包括有源区ACT上的下导电图案150、下导电图案150上的上导电图案160以及穿过上导电图案160的绝缘图案165。
[0024]半导体器件100可以包括例如动态随机存取存储器(DRAM)的单元阵列。例如，位线BL可以连接到有源区ACT的第一杂质区105a，并且有源区ACT的第二杂质区105b可以通过下导电图案150和上导电图案160电连接到上导电图案160上的电容器结构CAP。电容器结构CAP可以包括下电极170、下电极170上的介电层180以及介电层180上的上电极190。介电层180可以包括第一区域181、第二区域182以及在第一区域181与第二区域182之间的第三区域183。电容器结构CAP还可以包括蚀刻停止层168以及支撑层171和172。
[0025]半导体器件100可以包括设置有单元阵列的单元阵列区以及设置有用于驱动设置
在单元阵列中的存储单元的外围电路的外围电路区。外围电路区可以设置在单元阵列区周围。
[0026]衬底101可以包括半导体材料，例如IV族半导体、III
‑
V族化合物半导体或II
‑
VI族化合物半导体。例如，IV族半导体可以包括硅、锗或硅锗。衬底101还可以包括杂质。衬底101可以是硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底、硅锗衬底或包括外延层的衬底。
[0027]可以通过器件隔离层110在衬底101中限定有源区ACT。有源区ACT可以具有条形状，并且可以在衬底101内以沿一个方向延伸的岛形状进行设置。该一个方向可以是相对于字线WL和位线BL的延伸方向倾斜的方向。有源区ACT可以布置为彼此平行，并且一个有源区ACT的端部可以布置为与和其相邻的另一有源区ACT的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；所述衬底上的多个下电极；介电层，覆盖所述多个下电极；以及上电极，覆盖所述介电层；其中，所述介电层包括：第一区域，与所述多个下电极接触；第二区域，与所述上电极接触；以及在所述第一区域和所述第二区域之间的第三区域，其中，所述第三区域包括第一插入层，所述第一插入层包括第一氧化物和第二氧化物，所述第一氧化物包括具有第一价的第一金属，所述第二氧化物包括具有第二价的第二金属，所述第二价与所述第一价不同，所述介电层的厚度为约至约所述第三区域的第一插入层的厚度为约至约并且所述第二金属与包括在所述介电层中的总元素的比率大于或等于约5at％且小于或等于约15at％。2.根据权利要求1所述的半导体器件，其中，所述第一金属包括锆Zr、铪Hf或钛Ti中的至少一种，并且所述第二金属包括铝Al、钇Y、铌Nb、钽Ta、钼Mo、钒V或镧La中的至少一种。3.根据权利要求1所述的半导体器件，其中，所述第一区域和所述第二区域包括所述第一氧化物。4.根据权利要求1所述的半导体器件，其中，所述第三区域的第一插入层是单层。5.根据权利要求4所述的半导体器件，其中，所述第一插入层与所述第一区域接触，并且所述第一插入层与所述第二区域接触。6.根据权利要求1所述的半导体器件，其中，所述第三区域的第一插入层包括彼此间隔开的多个层，并且所述多个层中的每个层的厚度之和为约至约7.根据权利要求6所述的半导体器件，其中，所述多个层的数量为2至11。8.根据权利要求6所述的半导体器件，其中：所述第三区域还包括所述第一插入层的所述多个层之间的至少一个第二插入层，并且所述第一插入层的所述多个层和所述至少一个第二插入层交替地设置。9.根据权利要求8所述的半导体器件，其中，所述至少一个第二插入层包括所述第一氧化物，并且所述至少一个第二插入层中的每一个具有约至约的厚度。10.根据权利要求6所述的半导体器件，其中，所述第三区域具有约至约的厚度。11.根据权利要求1所述的半导体器件，其中，所述第一区域和所述第二区域具有相同的结晶度。12.根据权利要求1所述的半导体器件，其中，所述介电层具有四方晶体结构、正交晶体结构或钙钛矿晶体结构。13.一种半导体器件，包括：
衬底；所述衬底上的多个下电极；介电层，覆盖所述多个下电极；以及上电极，覆盖所述介电层；其中，所述介电层包括：第一区域和第二区域，包括第一氧化物；以及第三区域，介于所述第一区域和所述第二区域之间，并且包括所述第一氧化物和第二氧化物，其中，所述第一氧化物包括具有第一价的第一金属，所述第二氧化物包括具有...

【专利技术属性】
技术研发人员：金铉埈，金河沇，赵哲珍，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：