半导体结构及其形成方法技术

本公开是关于半导体技术领域，涉及一种半导体结构及其形成方法，该形成方法包括：提供衬底，衬底包括邻接分布的阵列区和外围区；形成覆盖阵列区和外围区的表面的绝缘层；至少在位于外围区的绝缘层的表面形成保护层；形成覆盖绝缘层和保护层共同构成的结构的表面的堆叠膜层，堆叠膜层包括依次层叠分布的第一牺牲层、中部支撑层、第二牺牲层以及顶部支撑层；对堆叠膜层、保护层以及绝缘层进行蚀刻，以形成多个间隔分布的电容孔，电容孔在衬底上的正投影位于阵列区；在电容孔内形成下电极层；蚀刻去除第一牺牲层和第二牺牲层，第一牺牲层和第二牺牲层的蚀刻速率均大于保护层的蚀刻速率。该形成方法可减少结构缺陷，提高产品良率。提高产品良率。提高产品良率。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本公开涉及半导体
，具体而言，涉及一种半导体结构及其形成方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，DRAM)因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。电容结构是DRAM的重要结构之一，主要用于存储电荷。然而，在电容结构制程过程中，易出现结构缺陷，产品良率较低。
[0003]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0004]有鉴于此，本公开提供一种半导体结构及其形成方法，可减少结构缺陷，提高产品良率。
[0005]根据本公开的一个方面，提供一种半导体结构的形成方法，包括：
[0006]提供衬底，所述衬底包括邻接分布的阵列区和外围区；
[0007]形成覆盖所述阵列区和所述外围区的表面的绝缘层；
[0008]至少在位于所述外围区的所述绝缘层的表面形成保护层；
[0009]形成覆盖所述绝缘层和所述保护层共同构成的结构的表面的堆叠膜层，所述堆叠膜层包括依次层叠分布的第一牺牲层、中部支撑层、第二牺牲层以及顶部支撑层；
[0010]对所述堆叠膜层、所述保护层以及所述绝缘层进行蚀刻，以形成多个间隔分布的电容孔，所述电容孔在所述衬底上的正投影位于所述阵列区；
[0011]在所述电容孔内形成下电极层；<br/>[0012]蚀刻去除所述第一牺牲层和所述第二牺牲层，所述第一牺牲层和所述第二牺牲层的蚀刻速率均大于所述保护层的蚀刻速率。
[0013]在本公开的一种示例性实施例中，所述第一牺牲层和所述第二牺牲层与所述保护层的蚀刻速率之比均为1:0.3。
[0014]在本公开的一种示例性实施例中，所述蚀刻去除所述第一牺牲层和所述第二牺牲层，包括：
[0015]在所述顶部支撑层内形成露出所述第二牺牲层的第一开口；
[0016]通过所述第一开口去除所述第二牺牲层，以露出所述中部支撑层的表面；
[0017]蚀刻所述中部支撑层，以形成露出所述第一牺牲层的第二开口，所述中部支撑层的蚀刻速率大于或等于所述保护层的蚀刻速率；
[0018]通过所述第二开口去除所述第一牺牲层。
[0019]在本公开的一种示例性实施例中，所述中部支撑层与所述保护层的材料不同，且所述中部支撑层与所述绝缘层的材料相同。
[0020]在本公开的一种示例性实施例中，所述第一牺牲层和所述第二牺牲层的材料均为氧化硅，所述中部支撑层的材料为氮化硅，所述保护层的材料为碳、非晶碳、无定形碳或类金刚石。
[0021]在本公开的一种示例性实施例中，所述中部支撑层与所述保护层的材料相同。
[0022]在本公开的一种示例性实施例中，所述中部支撑层与所述保护层的材料均为氮化硅。
[0023]在本公开的一种示例性实施例中，所述形成方法还包括：
[0024]在去除所述第一牺牲层和所述第二牺牲层之后，去除位于所述外围区的所述保护层。
[0025]在本公开的一种示例性实施例中，所述形成方法还包括：
[0026]在所述下电极层、所述绝缘层、位于所述阵列区的所述中部支撑层及位于所述阵列区的所述顶部支撑层共同构成的结构的表面形成电容介质层；
[0027]在所述电容介质层的表面形成上电极层。
[0028]根据本公开的一个方面，提供一种半导体结构，所述半导体结构由上述任意一项所述半导体结构的形成方法形成。
[0029]本公开的半导体结构及其形成方法，由于外围区的表面形成有保护层，且第一牺牲层和第二牺牲层的蚀刻速率均大于保护层的蚀刻速率，在蚀刻去除第一牺牲层和第二牺牲层的过程中，可通过保护层保护外围区内的绝缘层，可降低外围区内的绝缘层损伤的概率，进而降低蚀刻第一牺牲层和第二牺牲层的过程中损伤绝缘层下方的电路结构的概率，有助于减少结构缺陷，进而提高产品良率。此外，在去除第一牺牲层和第二牺牲层时，可通过中部支撑层对下电极层的中部进行横向支撑，通过顶部支撑层对下电极层的顶部进行横向支撑，有助于降低下电极层倒塌的概率，进一步提高产品良率。
[0030]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0031]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0032]图1为相关技术中半导体结构的示意图。
[0033]图2为本公开实施例中半导体结构的形成方法的流程图。
[0034]图3为本公开实施例中衬底、绝缘层、保护层、堆叠膜层以及第一掩膜层的示意图。
[0035]图4为本公开实施例中电容孔的示意图。
[0036]图5为本公开实施例中电容孔的俯视图。
[0037]图6为本公开实施例中去除第一掩膜层后的示意图。
[0038]图7为本公开实施例中完成步骤S160后的示意图。
[0039]图8为本公开实施例中完成步骤S170后的示意图。
[0040]图9为本公开实施例中完成步骤S210后的示意图。
[0041]图10为本公开实施例中完成步骤S230后的示意图。
[0042]图11为本公开实施例中完成步骤S180后的示意图。
[0043]图12为本公开实施例中完成步骤S190后的示意图。
[0044]图13为本公开实施例中完成步骤S200后的示意图。
[0045]附图标记说明：
[0046]100、衬底；200、支撑层；300、电容孔；400、下电极层；A、阵列区；B、外围区；1、衬底；11、存储节点接触塞；2、绝缘层；3、保护层；4、堆叠膜层；41、第一牺牲层；42、中部支撑层；421、第二开口；43、第二牺牲层；44、顶部支撑层；441、第一开口；101、电容孔；5、电容结构；51、下电极层；510、颗粒；52、电容介质层；53、上电极层；6、第一掩膜层；61、多晶硅层；62、氧化硅层；601、第一掩膜图案；7、第二掩膜层；71、氮化硅层；72、硬掩膜层；701、第二掩膜图案；a、阵列区；b、外围区。
具体实施方式
[0047]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
[0048]虽然本说明书中使用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括邻接分布的阵列区和外围区；形成覆盖所述阵列区和所述外围区的表面的绝缘层；至少在位于所述外围区的所述绝缘层的表面形成保护层；形成覆盖所述绝缘层和所述保护层共同构成的结构的表面的堆叠膜层，所述堆叠膜层包括依次层叠分布的第一牺牲层、中部支撑层、第二牺牲层以及顶部支撑层；对所述堆叠膜层、所述保护层以及所述绝缘层进行蚀刻，以形成多个间隔分布的电容孔，所述电容孔在所述衬底上的正投影位于所述阵列区；在所述电容孔内形成下电极层；蚀刻去除所述第一牺牲层和所述第二牺牲层，所述第一牺牲层和所述第二牺牲层的蚀刻速率均大于所述保护层的蚀刻速率。2.根据权利要求1所述的形成方法，其特征在于，所述第一牺牲层和所述第二牺牲层与所述保护层的蚀刻速率之比均为1:0.3。3.根据权利要求1所述的形成方法，其特征在于，所述蚀刻去除所述第一牺牲层和所述第二牺牲层，包括：在所述顶部支撑层内形成露出所述第二牺牲层的第一开口；通过所述第一开口去除所述第二牺牲层，以露出所述中部支撑层的表面；蚀刻所述中部支撑层，以形成露出所述第一牺牲层的第二开口，所述中部支撑层的蚀刻速率大于或等于所述保护层的蚀刻速率；通过所述第...

【专利技术属性】
技术研发人员：苏义旭，于业笑，方嘉，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：