一种半导体器件及其制造方法技术

本申请公开了一种半导体器件及其制造方法，该半导体器件的制造方法包括：在衬底的第一表面上形成外延层；在外延层中形成第一子沟槽和第二子沟槽，第一子沟槽和第二子沟槽从外延层的上表面延伸至其内部，第一子沟槽与第二子沟槽之间存在第一厚度的隔断；在第一子沟槽和第二子沟槽的侧壁和底部形成介质层，介质层的厚度大于第一厚度的二分之一；去除隔断，连通第一子沟槽和第二子沟槽以形成沟槽，暴露沟槽底部的外延层，形成凸起结构，并保留沟槽侧壁上覆盖的介质层；如此，即可得到侧壁覆盖有介质层而底部具有开口的沟槽，该沟槽深宽比与传统沟槽相比较小，半导体器件的质量更高。半导体器件的质量更高。半导体器件的质量更高。

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本申请涉及半导体领域，尤其涉及一种半导体器件及其制造方法。

技术介绍

[0002]在一些半导体器件中，需要刻蚀深沟槽，并在保留深沟槽侧壁上的氧化物的前提下，刻蚀掉深沟槽底部的氧化物。
[0003]其中，沟槽的深宽比较大会产生诸多问题。例如，使用干法刻蚀工艺刻蚀掉沟槽底部的介质层时，深宽比较大会对操作的精细度要求较高，细小的误差都可能会破坏掉沟槽侧壁的介质层，还难以将沟槽底部的介质层刻蚀干净，产生残留，造成器件质量不佳。在向沟槽内沉积导体材料时，沟槽深宽比大于一定阈值时，还会在快速沉积的过程中产生孔洞或缝隙，造成半导体器件质量不佳。

技术实现思路

[0004]鉴于上述问题，本申请的目的在于提供一种半导体器件及其制造方法，用于制造沟槽侧壁具有氧化物而沟槽底部不具有氧化物的帮导体器件。在该半导体器件的沟槽底部通过形成一凸起结构，可减小沟槽的深宽比，不易产生孔洞，更容易满足后续沉积导体所需的深宽比，使得半导体器件的质量更高。
[0005]本申请提供一种半导体器件的制造方法，包括：
[0006]在衬底的第一表面上形成外延层；
[0007]在外延层中形成第一子沟槽和第二子沟槽，第一子沟槽和第二子沟槽从外延层的上表面延伸至其内部，第一子沟槽与第二子沟槽之间存在第一厚度的隔断；
[0008]在第一子沟槽和第二子沟槽的侧壁和底部形成介质层，介质层的厚度大于第一厚度的二分之一；
[0009]去除隔断，连通第一子沟槽和第二子沟槽以形成沟槽，暴露沟槽底部的外延层，形成凸起结构，并保留沟槽侧壁上覆盖的介质层。
[0010]本申请还提供一种半导体器件，包括：
[0011]衬底；
[0012]外延层，位于衬底的第一表面上；
[0013]沟槽，沟槽由外延层的上表面延伸至其内部；沟槽的侧壁覆盖有介质层；沟槽的底部具有凸起结构，凸起结构的顶端形成开口以暴露外延层。
附图说明
[0014]通过参考附图阅读下文的详细描述，本申请示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本申请的若干实施方式。
[0015]其中：在附图中，相同或对应的标号表示相同或对应的部分。为了清楚起见，附图
中的各个部分没有按比例绘制，还可能未示出某些公知的部分。
[0016]图1示出了本申请半导体器件一实施例的截面图；
[0017]图2a
‑
图2j示出了本申请半导体器件一实施例的制造方法的各阶段截面图，其中：
[0018]图2a示出了本申请半导体器件一实施例形成硬掩膜层之后的截面图；
[0019]图2b示出了本申请半导体器件一实施例形成掩模层之后的截面图；
[0020]图2c示出了本申请半导体器件一实施例光刻光刻胶掩模层之后的截面图；
[0021]图2d示出了本申请半导体器件一实施例刻蚀硬掩膜层之后的截面图；
[0022]图2e示出了本申请半导体器件一实施例去除光刻胶掩模层之后的截面图；
[0023]图2f示出了本申请半导体器件一实施例刻蚀第一子沟槽和第二子沟槽之后的截面图；
[0024]图2g示出了本申请半导体器件一实施例去除硬掩膜层之后的截面图；
[0025]图2h示出了本申请半导体器件一实施例形成介质层之后的截面图；
[0026]图2i示出了本申请半导体器件一实施例去除隔断之后的截面图；
[0027]图2j示出了本申请半导体器件一实施例沉积导体之后的截面图。
[0028]部件号说明：
[0029]101
–
衬底；
[0030]102
–
外延层；
[0031]103
–
介质层；
[0032]104
–
沟槽；
[0033]1041
–
第一子沟槽；
[0034]1042
–
第二子沟槽；
[0035]1043
–
隔断；
[0036]1021
–
凸起结构；
[0037]105
–
导体；
[0038]106
–
硬掩膜层；
[0039]107
–
光刻胶掩模层。
具体实施方式
[0040]在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。如果将器件翻转，该一层、一个区域将位于另一层、另一区域“下面”或“下方”。
[0041]如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在
……
上面”或“在
……
上面并与之邻接”的表述方式。
[0042]除非在下文中特别指出，半导体器件的各个部分可以由本领域的技术人员公知的材料构成。
[0043]例如，衬底可采用的材料包括：Si、Al2O3或SiC等。
[0044]外延层根据需要可以使用与衬底相同或不同的材料。如果外延层材料与衬底材料相同，则将此种外延层成为同质外延层；如果外延层与衬底的材料不同，则将此种外延层称
为异质外延层。在本申请的实施例中，外延层为同质外延层。
[0045]介质层可使用的材料包括任何可以与外延层形成界面的材料，例如，当外延层为Si时，介质层可采用SiO2，或介电常数大于SiO2的材料构成，例如包括氧化物、氮化物、氮氧化物、Si酸盐、铝酸盐、钛酸盐等。
[0046]导体材料可以是TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3、Si、Pt、Ru、W和各种导电材料的组合等。
[0047]上述各部件的材料不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于上述部件或实现上述功能的新材料。
[0048]图1示出了本申请半导体器件一实施例的截面图。如图1所示，该半导体器件包括：衬底101以及位于衬底101的第一表面上的外延层102。
[0049]于一实施例中，衬底101为P型或N型的硅片，外延层102为衬底101上外延的一层硅晶。
[0050]该半导体器件还包括：位于外延层102中的沟槽104。沟槽104从外延层102的上表面延伸至其内部，并终止于外延层102中。沟槽104内表面垂直或接近垂直的立面，称为沟槽104的侧壁。沟槽内表面靠近凹陷处最低点的部分，称为沟槽104的底部。
[0051]该半导体器件还包括：覆盖在沟槽104侧壁的介质层103。其中，介质层103为覆盖在沟槽104侧壁的绝缘材料层。于本申请半导体器件的一实施例中，介质层103采用SiO2作为绝缘材料，可与外延层102中的硅晶形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：在衬底的第一表面上形成外延层；在所述外延层中形成第一子沟槽和第二子沟槽，所述第一子沟槽和第二子沟槽从所述外延层的上表面延伸至其内部，所述第一子沟槽与所述第二子沟槽之间存在第一厚度的隔断；在所述第一子沟槽和所述第二子沟槽的侧壁和底部形成介质层，所述介质层的厚度大于所述第一厚度的二分之一；去除所述隔断，连通所述第一子沟槽和所述第二子沟槽以形成沟槽，暴露所述沟槽底部的所述外延层，形成凸起结构，并保留所述沟槽侧壁上覆盖的介质层。2.根据权利要求1所述的制造方法，其特征在于，所述在所述外延层中形成第一子沟槽和第二子沟槽，包括：在所述外延层上形成掩膜层；在所述掩膜层上形成第一子沟槽和第二子沟槽的图案；经由所述图案，自上而下刻蚀形成所述第一子沟槽和所述第二子沟槽；去除所述硬掩膜层。3.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括：根据所述沟槽的设计深宽比和所述隔断的第一厚度，确定所述第一子沟槽和所述第二子沟槽的深宽比。4.根据权利要求1所述的制造方法，其特征在于，所述在所述第一子沟槽和所述第二子沟槽的侧壁和底部形成介质层，包括：对所述第一子沟槽和所述第二子沟槽的侧壁和底部进行氧化...

【专利技术属性】
技术研发人员：吴建波，万鹏，曹文康，
申请(专利权)人：杭州富芯半导体有限公司，
类型：发明
国别省市：