【技术实现步骤摘要】
本申请涉及半导体，尤其涉及一种超结型vdmos及其制造方法。
技术介绍
1、结垂直功率金属氧化物半导体场效应晶体管(super junction verticaldouble-diffused metal oxide semiconductor field effect transistor)是应用于中高电压领域的半导体开关器件，因其独特的交替排列p柱n柱设计，较一般的vdmos有着更高的耐压能力、更小的导通电阻。自问世以来就受到广泛关注，有着广泛的应用前景。
2、但由于其设计的复杂性，沟槽的深宽比过大，在工艺上实现难度大且成本高昂，亟需一种实现难度低、且成本较低的工艺生产流程。
技术实现思路
1、本申请提供了一种超结型vdmos及其制造方法，以至少解决现有技术中存在的以上技术问题。
2、根据本申请的第一方面，提供了一种超结型vdmos的制造方法，包括：
3、形成位于衬底上的第一外延层，所述第一外延层为第一掺杂类型；
4、形成从所述第一外延层的上表面延伸至其内部的第一沟槽；
5、形成位于所述第一沟槽内的第一导电柱，所述第一导电柱为第二掺杂类型；
6、形成位于所述第一外延层、所述第一导电柱上方的第二外延层，所述第二外延层为第一掺杂类型；
7、形成从所述第二外延层的上表面延伸至所述第一沟槽的第二沟槽，所述第二沟槽与所述第一沟槽一一对应且沿纵向连通；
8、形成位于所述第二沟槽内的第二导电柱，所
9、形成从第二导电柱上表面延伸至其内部的阱区，所述阱区为第二掺杂类型；
10、形成位于所述第二导电柱上表面的栅极结构，所述栅极结构包括覆盖在所述第二外延层上的介质层及覆盖在所述介质层上的栅极导体，所述栅极导体位于两所述第二导电柱间；
11、形成位于所述阱区内的源极，所述源极为第一掺杂类型。
12、在一可实施方式中，所述形成从所述第一外延层的上表面延伸至其内部的第一沟槽，包括：
13、形成位于所述第一外延层上的第一硬质掩膜层；
14、形成位于所述第一硬质掩膜层上的第一光刻胶层；
15、采用光刻工艺，形成位于所述第一光刻胶层上的第一沟槽位置；
16、刻蚀所述第一硬质掩膜层将所述第一沟槽位置转移至所述第一硬质掩膜层上，并去除所述第一光刻胶层；
17、沿所述第一沟槽位置刻蚀所述第一外延层，形成从所述第一外延层上表面延伸至其内部的第一沟槽。
18、在一可实施方式中，所述形成位于所述第一沟槽内的第一导电柱，包括：
19、采用外延工艺形成位于所述第一沟槽内及所述第一硬质研磨层上表面形成所述第一导电柱；
20、采用化学机械研磨工艺去除位于所述第一硬质研磨层上表面的第一导电柱；
21、去除所述第一硬质研磨层。
22、在一可实施方式中，所述形成从所述第二外延层上表面延伸至其内部的第二沟槽，包括：
23、形成位于所述第二外延层上的第二硬质掩膜层；
24、形成位于所述第二硬质掩膜层上的第二光刻胶层；
25、采用光刻工艺，形成位于所述第二光刻胶层上的第二沟槽位置，所述第二沟槽位置沿纵向方向对应各所述第一沟槽位置；
26、刻蚀所述第二硬质掩膜层将所述第二沟槽位置转移至所述第二硬质掩膜层上，并去除所述第二光刻胶层；
27、沿所述第二沟槽位置刻蚀所述第二外延层，形成从所述第二外延层上表面延伸至其内部的第二沟槽。
28、在一可实施方式中，所述形成位于所述第二沟槽内的第二导电柱，包括：
29、采用外延工艺形成位于所述第二沟槽内及所述第二硬质掩膜层上表面形成所述第二导电柱；
30、采用化学机械研磨工艺去除位于所述第二硬质掩膜层上表面的第二导电柱；
31、去除所述第二硬质掩膜层。
32、在一可实施方式中，所述形成从第二导电柱上表面延伸至其内部的阱区，所述体区与所述第二导电柱相接，包括：
33、形成位于所述第二外延层上表面的第三光刻胶层，所述第三光刻胶层同时覆盖在所述第二导电柱上表面；
34、形成位于所述第三光刻胶层上的第三沟槽位置，所述第三沟槽位置的正下方为所述第二导电柱；
35、采用离子注入工艺，经由所述第三沟槽，以形成由所述第二导电柱上表面延伸至其内部的阱区。
36、在一可实施方式中，所述形成位于所述第二导电柱上表面的栅极结构，包括：
37、形成位于所述第二外延层上所述介质层；
38、形成位于所述介质层上的多晶硅层；
39、形成位于所述多晶硅层上的第三硬质掩膜层；
40、形成位于所述第三硬质掩膜层上的第四光刻胶层；
41、采用光刻工艺，形成位于所述第四光刻胶层上的第四沟槽位置；
42、刻蚀所述第四硬质掩膜层将所述第四沟槽位置转移至所述第四硬质掩膜层上，并去除所述第四光刻胶层；
43、沿所述第四沟槽位置刻蚀所述多晶硅层，以形成位于所述介质层上的栅极导体；
44、去除所述第四硬质掩膜层。
45、在一可实施方式中，所述形成位于阱区内的源极包括；
46、形成位于所述栅极结构的上表面及所述第二外延层的上表面的第五光刻胶层；
47、采用光刻工艺，形成位于所述第五光刻胶层上的第五沟槽位置；
48、采用离子注入工艺，经由所述第五沟槽位置，以形成位于所述阱区内的源极。
49、根据本申请的第二方面，提供了一种超结型vdmos，包括：
50、衬底；
51、外延层，位于所述衬底的上表面，所述外延层内具有沟槽，所述外延层为第一掺杂类型；
52、导电柱，位于所述沟槽内，所述导电柱为第二掺杂类型；
53、阱区、源极，所述阱区由所述外延层的上表面向下延伸至其内部，所述阱区与所述外延层相接，所述源极位于所述体区内；
54、栅极结构，所述栅极结构位于所述外延层的上表面，所述栅极结构包括覆盖在所述外延层上的介质层及覆盖在所述介质层上的栅极导体，所述栅极导体位于两所述导电柱间。
55、在一可实施方式中，所述外延层构造为掺杂杂质硼，掺杂浓度为5×1015cm-3。
56、本申请的超结型vdmos及其制造方法，通过多次沉积外延层分步刻蚀的办法减小了高深宽比沟槽的制备难度。
57、应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。
本文档来自技高网...【技术保护点】
1.一种超结型VDMOS的制造方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述形成从所述第一外延层的上表面延伸至其内部的第一沟槽，包括：
3.根据权利要求2所述的方法，其特征在于，所述形成位于所述第一沟槽内的第一导电柱，包括：
4.根据权利要求1所述的方法，其特征在于，所述形成从所述第二外延层上表面延伸至其内部的第二沟槽，包括：
5.根据权利要求4所述的方法，其特征在于，所述形成位于所述第二沟槽内的第二导电柱，包括：
6.根据权利要求1所述的方法，其特征在于，所述形成从第二导电柱上表面延伸至其内部的阱区，所述体区与所述第二导电柱相接，包括：
7.根据权利要求1所述的方法，其特征在于，所述形成位于所述第二导电柱上表面的栅极结构，包括：
8.根据权利要求7所述的方法，其特征在于，所述形成位于阱区内的源极包括；
9.一种超结型VDMOS，其特征在于，包括：
10.根据权利要求8所述的超结型VDMOS，其特征在于，所述外延层构造为掺杂杂质硼，掺杂浓度为5×1
...【技术特征摘要】
1.一种超结型vdmos的制造方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述形成从所述第一外延层的上表面延伸至其内部的第一沟槽，包括：
3.根据权利要求2所述的方法，其特征在于，所述形成位于所述第一沟槽内的第一导电柱，包括：
4.根据权利要求1所述的方法，其特征在于，所述形成从所述第二外延层上表面延伸至其内部的第二沟槽，包括：
5.根据权利要求4所述的方法，其特征在于，所述形成位于所述第二沟槽内的第二导电柱，包括：
...
【专利技术属性】
技术研发人员：李贤，曹文康，
申请(专利权)人：杭州富芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。