晶圆制造技术

本实用新型专利技术提供一种晶圆，涉及半导体加工技术领域，解决晶圆边缘金属脱落的问题。该晶圆包括：衬底，以及位于衬底上的多层层间介质层，相邻层间介质层之间设有金属布线层，且相邻金属布线层之间通过位于层间介质层中的金属插塞实现电连接，其中，最顶层的层间介质层的面积小于最靠近衬底的层间介质层的面积，且相邻的两层层间介质层中，靠近衬底的层间介质层的面积大于或等于远离衬底的层间介质层的面积，以在多层层间介质层的边缘部分形成台阶结构。本实用新型专利技术提供的晶圆，多层层间介质层的边缘形成台阶结构，可以分层释放晶圆的应力，解决了晶圆边缘金属脱落的问题。解决了晶圆边缘金属脱落的问题。解决了晶圆边缘金属脱落的问题。

【技术实现步骤摘要】
晶圆


[0001]本申请涉及半导体加工
，尤其涉及一种晶圆。

技术介绍

[0002]在集成电路加工制程中，为了避免晶圆边缘的无效区域产生无效图形，通常会在每道光刻时采用激光曝光晶圆边缘(Wafer Edge Exposure，WEE)，使无效区域的光刻胶在随后的显影过程中溶解于显影液中而得以去除，因此，在后续的刻蚀等处理中，晶圆边缘的无效区域由于没有光刻胶保护，也进行同样的处理，最终导致晶圆边缘无效区域的厚度小于晶圆中间的器件区域，从而形成台阶。随着光刻次数以及刻蚀次数的增多，晶圆无效区域与器件区域间的台阶差也越来越大，导致无效区域附近的应力也越来越大。特别是当加工制程进行到后段工艺(Back End of Line,BEOL)，几乎每层层间介质层(IMD)都需进行刻蚀处理，所以因台阶差导致的工艺异常和产品异常已不容忽视。
[0003]具体而言，参考图1，后段工艺的一般过程包括：首先对与衬底101相邻的层间介质层102进行刻蚀以形成通孔；随后在层间介质层102上沉积金属层如钨薄膜，以对通孔进行填充，从而在层间介质层102中形成金属插塞104；然后再通过化学机械研磨(CMP)等平坦化工艺去除层间介质层102表面所覆盖的金属层；再然后在层间介质层102表面淀积金属层，并对金属层进行光刻刻蚀，得到金属布线层103。随后继续淀积层间介质层102，并重复上述步骤。
[0004]在上述过程中，在对层间介质层102进行刻蚀形成通孔的同时，晶圆边缘的无效区域也会被同步刻蚀；在沉积金属层的过程中，无效区域与器件区域之间的台阶侧壁处也会相应覆盖金属薄膜105，如图1所示。所以在进行平坦化处理如CMP时，随着层间介质层102表面的金属层被逐渐去除，研磨液106极有可能进入到台阶侧壁与金属薄膜105之间，导致台阶侧壁处的金属薄膜105从台阶侧壁上剥离(这种情况被称为“peeling”)，如图2和图3所示，图3中由指示圈所标识的晶圆边缘区域处的白色亮点即为脱落的金属。并且，层间介质层102越厚，台阶越高，台阶附近累积的应力越大，台阶侧壁所形成金属薄膜105越薄，越容易发生剥离。剥离的金属不仅会污染后续制程中的加工设备，造成产线停工停产，而且还可能会造成器件区域的沾污，从而影响晶圆的质量。

技术实现思路

[0005]为了解决上述技术缺陷，本申请实施例提供了一种晶圆，包括：衬底，以及位于衬底上的多层层间介质层，相邻层间介质层之间设有金属布线层，且相邻金属布线层之间通过位于层间介质层中的金属插塞实现电连接，其中：最顶层的层间介质层的面积小于最靠近衬底的层间介质层的面积，且对于相邻的两层层间介质层中，靠近衬底的层间介质层的面积大于或等于远离衬底的层间介质层的面积，以在多层层间介质层的边缘部分形成台阶结构。
[0006]在其中一种可能的实现方式中，多层层间介质层在衬底表面上的投影呈同心圆设
置。
[0007]在其中一种可能的实现方式中，沿远离衬底方向，每层层间介质层相对于前一层层间介质层均缩小预设的尺寸，每层层间介质层均形成一级台阶，台阶的高度为当前层间介质层的厚度。
[0008]在其中一种可能的实现方式中，多层层间介质层包括至少一个层间介质层组，每个层间介质层组包括至少两层连续的、尺寸相同的层间介质层，每个层间介质层组中的层间介质层共同形成一级台阶，台阶的高度为此层间介质层组的总厚度。
[0009]在其中一种可能的实现方式中，至少一个层间介质层组中，其中一个层间介质层组与衬底相邻。
[0010]在其中一种可能的实现方式中，与衬底相邻的层间介质层组的总厚度不超过4μm。
[0011]在其中一种可能的实现方式中，在台阶结构中，本级台阶相对于前级台阶缩小的尺寸与本级台阶高度的比例大于或者等于20：1。
[0012]在其中一种可能的实现方式中，在台阶结构中，本级台阶相对于前级台阶缩小的尺寸与本级台阶高度的比例为25
‑
50：1。
[0013]在其中一种可能的实现方式中，在台阶结构中，本级台阶相对于前级台阶缩小的尺寸为0.03mm
‑
0.1mm。
[0014]在其中一种可能的实现方式中，多层层间介质层的累积尺寸差距不超过3mm。
[0015]在其中一种可能的实现方式中，晶圆边缘曝光尺寸在1.5mm
‑
2.5mm之间。
[0016]本申请实施例中提供的晶圆，边缘处的多层层间介质层形成多级台阶结构，以分层释放晶圆边缘无效区域附近的应力，从而解决了晶圆边缘金属脱落的问题，也就避免了脱落的金属在后续加工过程中引入的颗粒对设备和晶圆造成的污染和沾污问题，保证产品质量和产线效率。
附图说明
[0017]图1为相关技术中在晶圆的层间介质层上形成金属薄膜后的结构示意图；
[0018]图2为相关技术中晶圆上的金属薄膜发生剥离时的结构示意图；
[0019]图3为晶圆边缘处金属薄膜脱落的照片；
[0020]图4为本申请实施例提供的一种晶圆的结构示意图；
[0021]图5为本申请实施例提供的另一种晶圆的结构示意图；
[0022]图6为本申请实施例提供的再一种晶圆的结构示意图。
[0023]附图标记说明：
[0024]101、衬底；102、层间介质层；103、金属布线层；104、金属插塞；105、金属薄膜；106、研磨液；
[0025]1、衬底；2、层间介质层；3、金属布线层；4、金属插塞；5、金属薄膜。
具体实施方式
[0026]为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实
施例中的特征可以相互组合。
[0027]图4至图6分别为本申请实施例提供的一种晶圆的结构示意图。如图4
‑
6所示，本申请实施例提供的晶圆，包括：衬底1以及位于衬底1上的多层层间介质层2，相邻层间介质层2之间设有金属布线层3，且相邻金属布线层3之间通过位于层间介质层2中的金属插塞4实现电连接，其中：最顶层的层间介质层2的面积小于最靠近衬底1的层间介质层2的面积，且相邻的两层层间介质层2中，相对更靠近衬底1的层间介质层2的面积大于或等于相对更远离衬底1的层间介质层2的面积，以在多层层间介质层1的边缘部分形成台阶结构。
[0028]本专利技术实施例提供的晶圆，沿着远离衬底1的方向，层间介质层2的面积呈逐步减小的趋势；换言之，相邻的两个层间介质层2中，远离衬底的层间介质层2在衬底1上的正投影完全位于靠近衬底1的层间介质层2在衬底上的正投影的区域内，二者可能完全重叠，也可能远离衬底1的层间介质层2的投影区域面积小于靠近衬底1的层间介质层2投影区域面积，从而在多层层间介质层的边缘部分形成台阶结构，这样能够分层释放晶圆边缘无效区域附近的应力，使制程中形成的金本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆，其特征在于，包括：衬底，以及位于衬底上的多层层间介质层，相邻层间介质层之间设有金属布线层，且相邻金属布线层之间通过位于层间介质层中的金属插塞实现电连接，其中：最顶层的层间介质层的面积小于最靠近衬底的层间介质层的面积，且相邻的两层所述层间介质层中，靠近衬底的层间介质层的面积大于或等于远离衬底的层间介质层的面积，以在所述多层层间介质层的边缘部分形成台阶结构。2.根据权利要求1所述的晶圆，其特征在于，所述多层层间介质层在衬底表面上的投影呈同心圆设置。3.根据权利要求1或2所述的晶圆，其特征在于，沿远离衬底方向，每层层间介质层相对于前一层层间介质层均缩小预设的尺寸，每层层间介质层均形成一级台阶，台阶的高度为当前层间介质层的厚度。4.根据权利要求1或2所述的晶圆，其特征在于，所述多层层间介质层包括至少一个层间介质层组，每个层间介质层组包括至少两层连续的、尺寸相同的层间介质层，每个层间介质层组中的层间...

【专利技术属性】
技术研发人员：李静怡，朱林迪，常东旭，冯喆，张若男，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：新型
国别省市：