一种卡槽式对位标记及防止铟柱滑移的互连方法技术

本发明专利技术公开了一种卡槽式对位标记及防止铟柱滑移的互连方法，每组对位标记包括设置在芯片上主标记，以及设置于基板上的辅标记，主标记由中心的点状槽及围绕点状槽的环状槽构成，辅标记大小匹配主标记的外轮廓大小。芯片与电路进行互连时，电路上辅标记处的较大铟柱先接触到芯片上主标记正中央的点状槽，其凹槽的结构对铟柱顶部的球面进行位置的限制。本发明专利技术卡槽式对位标记在原有的对位标记区域内进行设计即可，无需增加额外的工序，且具有倒装时的对位以及互连时的芯片固定双重作用。本发明专利技术的互连方法，即可适用单面铟的互连，也可用于双面铟的互连工艺，且受压方向和受压力度更准确，可有效防止芯片的偏移，并大幅度缩短工艺时长。艺时长。艺时长。

【技术实现步骤摘要】
一种卡槽式对位标记及防止铟柱滑移的互连方法


[0001]本专利技术属于半导体芯片加工领域，具体涉及一种卡槽式对位标记及防止铟柱滑移的互连方法。

技术介绍

[0002]现代芯片加工中，芯片与电路的连接由传统的金线键合技术已逐渐转变成了倒装互连技术（Flip Chip），而倒装互连技术通过在芯片表面生长金属柱体，通过倒装焊接机在一定的压力和环境下通过生长的金属柱体实现芯片电路的连接。但目前无论怎样的方式，在进行互连工艺时，在压力作用下，金属柱体在接触时，由于其表面为圆球状，因此在刚接触时，极易产生滑动，从而形成互连的偏移。对于一些宽阵列布局的芯片而言，由于像元间的间距较大，因此产生滑动偏移对最终芯片的质量并没有太大的影响，但随着对于芯片尺寸小型化需求，已由宽阵列转向窄阵列布局，因此像元间的间距大幅减小，因此，倒装互连时的滑动偏移，极易导致像元间金属柱的连接，造成像元信号短路，最终造成芯片无法使用。因此，解决倒装互连工艺段的滑动倾斜，对最终芯片的质量合格率有极大的影响。

技术实现思路

[0003]本专利技术的目的在于提供一种新型卡槽式对位标记及防止铟柱滑移的互连方法，以解决现有技术中倒装互连工艺段的滑动倾斜等技术问题。
[0004]为实现上述技术目的，本申请实施例提供了如下技术方案：一种卡槽式对位标记，每组对位标记包括：设置在芯片上主标记，以及设置于基板上的辅标记，主标记由中心的点状槽及围绕点状槽的环状槽构成，辅标记的轮廓匹配主标记的外轮廓大小，对位标记设为4组，分别设置于芯片与电路的四个角处点状槽为方形槽，环状槽由四个方形槽及每相连两个方形槽间设置的一字型槽交替排列组成，一字型槽的长度大于等于点状槽中的方形槽的边长。
[0005]基于上述的一种卡槽式对位标记，本专利技术还提供了一种防止铟柱滑移的互连方法，包含以下步骤:步骤1.设计光刻掩膜板时，设计主标记图形，并进行掩膜板的制备定义为掩膜板一，掩膜板一上的主标记图形为透光区域；步骤2.芯片光刻工艺段，在芯片表面涂覆正性光刻胶，利用步骤1所得的掩膜板一进行正胶显影，将主标记图形转移到芯片表面的光刻胶上；步骤3.对步骤2中正胶显影后的芯片进行刻蚀，将主标记图形由光刻胶转移到芯片上；步骤4.设计光刻掩膜板时，设计辅标记图形，并进行掩膜板的制备定义为掩膜板二；步骤5.电路光刻工艺段，在电路表面涂覆正性光刻胶，利用步骤4所得的掩膜板二进行正胶显影，将辅标记图形转移到电路表面的光刻胶上；
步骤6. 电路铟柱生长工艺段，在步骤5所得电路的辅标记处进行光刻并生长铟柱，进行回熔；步骤7.在互连工艺段，通过对位标记大致确定芯片与电路的位置，再通过像元进行精准对位；步骤8.编辑好倒装焊接的时间——压力曲线，进行自动焊接。
[0006]优选的，步骤6中，电路辅标记处生长的铟柱高于电路上像元处生长的铟柱。
[0007]优选的，步骤8中，针对辅标记处的铟柱将低压力段的稳压时间延长。
[0008]可选的，当进行双面铟互连时，步骤3分为以下三步：第一步.对步骤2中正胶显影后的芯片进行刻蚀，将主标记图形由光刻胶转移到芯片上；第二步.去除芯片表面光刻胶；第三步.芯片像元生长铟柱工艺段，在步骤4所得芯片上涂覆正性光刻胶，此时仅针对芯片像元处进行显影，对芯片的主标记处不显影。
[0009]本专利技术的有益效果：1.本专利技术的卡槽式对位标记采用的结构图形具有倒装互连对位以及互连芯片固定双重作用；2.本专利技术的卡槽式对位标记在原有的对位标记区域内重新进行对位标记设计，在稳定结构上进行图案的改进，无需增加额外的工序，避免了新的图形以及功能区域的增加，规避了其他图形因素介入的影响，确保互连时稳定结构的固定；3.本专利技术的卡槽式对位标记处于芯片边缘，且增加了大面积的铟柱连接形成稳固支撑，大大减少了后道芯片表面减薄工艺段边缘处裂片的现象；4.本专利技术防止铟柱滑移的互连方法，即可适用单面铟的互连，也可用于双面铟的互连工艺。当进行双面铟倒装互连时，仅需将电路的对位标记上长铟即可，芯片上无需长铟；5.相比传统倒装互连工艺，本专利技术采用的互连方法可防止像元处铟柱滑动偏移造成像元间短路的情况出现，有效提升了芯片的合格率；6.本专利技术采用的互连方法调整了时间工艺曲线，确保了芯片与电路的位置固定，且有效缩短了整体工艺时长。
附图说明
[0010]图1：实施例一中传统对位标记电路上的标记；图2：实施例一中传统对位标记芯片上的标记；图3：实施例一中电路辅标记处长铟后的截面图；图4：实施例一中一组对位标记电路上的辅标记；图5：实施例一中一组对位标记芯片上的主标记；图6：当芯片偏移倾斜与电路进行互连后的截面图；图7：实施例一中芯片与电路进行互连后的截面图；图8：实施例二与实施例三采用的时间压力曲线图；图9：实施例一中在电路辅标记处平铺铟层的示意图。
具体实施方式
[0011]下面对本专利技术的实施例作详细说明，本实施例在以本专利技术技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本专利技术的保护范围不限于下述的实施例。
实施例一
[0012]本实施例提供一种卡槽式对位标记，用于实现电路与芯片的对位和限位功能。
[0013]传统的倒装互连工艺中一组对位标记如图1、图2所示。具体的，图1所示电路上设置的排列整齐的四个小正方形与图2所示芯片上设置的十字标记构成一组对位标记。每组对位标记中，芯片上的十字标投影与电路上的四个小正方形形成一个完整的大正方形。传统的倒装互连工艺中，在芯片的左下角与右上角各设有一个十字标记，在电路的左下角与右上角各有对应的的排列整齐的四个小正方形。在采用倒装焊接机进行互连工艺时，在设备的显微镜中观察，对位过程中采用将左下方与右上方的处于对角线位置的两组标记进行对位的方式。通过移动芯片，分别将芯片左下与右上的十字标记移动到电路上相应的四个小正方形中间，再分别对芯片与电路上的像元进行对准，即说明此时芯片与电路处于完全吻合的位置。当确定位置后直接对芯片与电路进行倒装互连，在设备进行倒装互连过程中，由于电路表面的铟柱为凸面的球柱型，如图3所示，因此在芯片与电路进行接触时，球面的结构在压力接触后极易造成整体的偏移滑动倾斜，从而造成芯片电路的焊接偏移，影响整个芯片产品的质量。
[0014]本专利技术设计了一种新型的卡槽式倒装互连对位标记，有效的解决了倒装互连过程中所产生的滑动倾斜问题。具体的，如图4、图5所示，每组对位标记包括主标记和辅标记，其中辅标记设置于电路上，主标记设置于芯片上。
[0015]如图4所示，辅标记是一个正方形框A，其边长为a，本实施例中a为200um。辅标记的作用是提供定位基准，配合主标记进行定位，用于指示正确的芯片位置。
[0016]如图5所示，主标记由中心的点状槽与围绕它的环状槽组成，具体如下：主标记基于一个与辅标记的正方形框一样大小的正方形B，其边长为b，a=b。
[0017]点状槽是主标记的中心部分，本实施例中的点状槽为第一方形槽C，其边长为c，本实施例中c为50um，第一方形槽C的深度与台面腐蚀深度一致，因为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种卡槽式对位标记，其特征在于，每组对位标记包括：设置在芯片上主标记，以及设置于基板上的辅标记，所述主标记由中心的点状槽及围绕点状槽的环状槽构成，所述辅标记的轮廓匹配主标记的外轮廓大小，所述对位标记设为4组，分别设置于芯片与电路的四个角处，所述点状槽为方形槽，所述环状槽由四个方形槽及每相连两个方形槽间设置的一字型槽交替排列组成，所述一字型槽的长度大于等于点状槽中的方形槽的边长。2.一种防止铟柱滑移的互连方法,其特征在于,基于权利要求1所述的一种卡槽式对位标记，具体包含以下步骤:步骤1.设计光刻掩膜板时，设计所述主标记图形，并进行掩膜板的制备定义为掩膜板一，掩膜板一上的主标记图形为透光区域；步骤2.芯片光刻工艺段，在芯片表面涂覆正性光刻胶，利用步骤1所得的掩膜板一进行正胶显影，将主标记图形转移到芯片表面的光刻胶上；步骤3.对步骤2中正胶显影后的芯片进行刻蚀，将主标记图形由光刻胶转移到芯片上；步骤4.设计光刻掩膜板时，设计所述辅标记图形，并进行掩膜板的制备定义为掩膜板二；步骤5.电路光刻工艺段，在电路表面涂覆正性光刻胶，利用步骤4所得的...

【专利技术属性】
技术研发人员：肖钰，
申请(专利权)人：无锡兴华衡辉科技有限公司，
类型：发明
国别省市：