存储器电阻测试方法、半导体结构及其制备方法技术

本公开提供一种存储器电阻测试方法、半导体结构及其制备方法，属于半导体制造技术领域。该电阻测试方法包括：根据待测试地址线的m种图案类型将多条待测试地址线分割成m个待测试地址线组，每个待测试地址线组包括串联的n条待测试地址线，n条待测试地址线属于同一图案类型；对m个待测试地址线组执行m次电阻测试，以实现每条待测试地址线的电阻测试，n和m均为大于1的正整数。本公开能够测试全部的WL和BL，且可以判断出WL和BL中间是否有断裂。且可以判断出WL和BL中间是否有断裂。且可以判断出WL和BL中间是否有断裂。

【技术实现步骤摘要】
存储器电阻测试方法、半导体结构及其制备方法


[0001]本公开涉及半导体制造
，具体而言，涉及一种存储器电阻测试方法、半导体结构及半导体结构的制备方法。

技术介绍

[0002]诸如动态随机存取存储器(Dynamic Random Access Memory，DRAM)等存储器包括一个或多个存储阵列，每个存储阵列由多个存储单元(cell)组成，每个存储单元位于WL(Word Line，字线，又称行地址线)与BL(Bit Line，位线，又称列地址线)的交叉处，用于存储数据。随着实现存储单元单位密度的提升，存储器的尺寸不断缩小，WL电阻和BL电阻对存储器的性能影响很大，在存储器研制过程中，需要对存储器进行电阻测试。
[0003]相关技术中，对存储器进行电阻测试时，通过探针单个地对WL或BL进行电阻测试，由于存储器体积较小，无法对所有WL或BL进行电阻测试，且测量未选中的WL或BL中间是否有断裂问题也无法判断。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0005]本公开的目的在于提供一种存储器电阻测试方法、半导体结构及其制备方法，能够测试全部的WL和BL，且可以判断出WL和BL中间是否有断裂。
[0006]本公开实施例提供了一种存储器电阻测试方法，所述存储器包括多条待测试地址线，所述方法包括：根据待测试地址线的m种图案类型将多条待测试地址线分割成m个待测试地址线组，每个所述待测试地址线组包括串联的n条待测试地址线，n条待测试地址线属于同一图案类型；对m个所述待测试地址线组执行m次电阻测试，以实现每条待测试地址线的电阻测试，n和m均为大于1的正整数。
[0007]在本公开的一些示例性实施例中，存储器电阻测试方法包括以下中的至少一项：所述多条待测试地址线包括沿第一方向平行分布的多条位线，m＝2，其中，所述多条位线包括采用自对准双重图形技术或反向自对准双重图形技术形成的第一图案类型和第二图案类型，一个待测试地址线组中包括n条属于所述第一图案类型的位线，另一个待测试地址线组中包括n条属于所述第二图案类型的位线；多条待测试地址线包括沿第二方向平行分布的多条字线，m＝2，其中，所述多条字线包括采用自对准双重图形或反向自对准双重图案化形成的第一图案类型和第二图案类型，一个待测试地址线组中包括n条属于所述第一图案类型的字线，另一个待测试地址线组中包括n条属于所述第二图案类型的字线。
[0008]在本公开的一些示例性实施例中，存储器电阻测试方法包括以下中的至少一项：多条待测试地址线包括沿第一方向平行分布的多条位线，m＝4，其中，所述多条位线包括采用自对准四重图形技术或反向自对准四重图形技术形成的第一图案类型、第二图案类型、第三图案类型和第四图案类型，第一个待测试地址线组中包括n条属于所述第一图案类型
的位线，第二个待测试地址线组中包括n条属于所述第二图案类型的位线，第三个待测试地址线组中包括n条属于所述第三图案类型的位线，第四个待测试地址线组中包括n条属于所述第四图案类型的位线；多条待测试地址线包括沿第二方向平行分布的多条字线，m＝4，其中，所述多条字线包括采用自对准四重图形技术或反向自对准四重图形技术化形成的第一图案类型、第二图案类型、第三图案类型和第四图案类型，第一个待测试地址线组中包括n条属于所述第一图案类型的字线，第二个待测试地址线组中包括n条属于所述第二图案类型的字线，第三个待测试地址线组中包括n条属于所述第三图案类型的字线，第四个待测试地址线组中包括n条属于所述第四图案类型的字线。
[0009]在本公开的一些示例性实施例中，存储器电阻测试方法包括以下中的至少一项：每条所述位线的两端分别包括第一接触孔和第二接触孔，同一所述位线的第一接触孔和第二接触孔电连接至第一金属层，属于同一图案类型的相邻位线的第一接触孔通过所述第一金属层实现电连接，属于同一图案类型的相邻位线的第二接触孔通过所述第一金属层实现电连接；每条所述字线的两端分别包括第一接触孔和第二接触孔，同一所述字线的第一接触孔和第二接触孔电连接至第一金属层，属于同一图案类型的相邻字线的第一接触孔通过所述第一金属层实现电连接，属于同一图案类型的相邻字线的第二接触孔通过所述第一金属层实现电连接。
[0010]根据本公开的另一个方面，提供一种半导体结构的制备方法，包括：形成存储器的多条待测试地址线，所述多条待测试地址线包括m种图案类型，m为大于1的正整数；在每条待测试地址线的两端分别制作第一接触孔和第二接触孔；形成第一金属层，所述第一金属层将属于同一图案类型的相邻待测试地址线的第一接触孔电连接，将属于同一图案类型的相邻待测试地址线的第二接触孔电连接，以实现将同一图案类型的多条所述待测试地址线串联连接。
[0011]在本公开的一些示例性实施例中，多条所述待测试地址线包括沿第一方向平行分布的多条位线和/或沿第二方向平行分布的多条字线；其中，所述形成存储器的多条待测试地址线，包括：所述多条位线采用自对准双重图形技术或反向自对准双重图形技术形成；所述多条字线采用自对准双重图形技术或反向自对准双重图形技术形成。
[0012]在本公开的一些示例性实施例中，多条所述待测试地址线包括沿第一方向平行分布的多条位线和/或沿第二方向平行分布的多条字线；其中，所述形成存储器的多条待测试地址线，包括：所述多条位线采用自对准四重图形技术或反向自对准四重图形技术形成；所述多条字线采用自对准四重图形技术或反向自对准四重图形技术形成。
[0013]根据本公开的再一个方面，提供一种半导体结构，包括：存储器的多条待测试地址线，所述多条待测试地址线包括m种图案类型，m为大于1的正整数；每条待测试地址线的两端分别包括第一接触孔和第二接触孔；第一金属层，所述第一金属层将属于同一图案类型的相邻待测试地址线的第一接触孔电连接，将属于同一图案类型的相邻待测试地址线的第二接触孔电连接，以实现将同一图案类型的多条所述待测试地址线串联连接。
[0014]在本公开的一些示例性实施例中，多条所述待测试地址线包括沿第一方向平行分布的多条位线和/或沿第二方向平行分布的多条字线；所述多条位线采用自对准双重图形技术或反向自对准双重图形技术形成；所述多条字线采用自对准双重图形技术或反向自对准双重图形技术形成。
[0015]在本公开的一些示例性实施例中，多条所述待测试地址线包括沿第一方向平行分布的多条位线和/或沿第二方向平行分布的多条字线；所述多条位线采用自对准四重图形技术或反向自对准四重图形技术形成；所述多条字线采用自对准四重图形技术或反向自对准四重图形技术形成。
[0016]根据本公开的又一个方面，提供一种计算机设备，包括一个或多个处理器；存储器，配置为存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述计算机设备实现本公开任一实施例中的存储器电阻测试方法。
[0017]根据本公开的又一个方面，提供一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器电阻测试方法，其特征在于，所述存储器包括多条待测试地址线，所述方法包括：根据待测试地址线的m种图案类型将多条待测试地址线分割成m个待测试地址线组，每个所述待测试地址线组包括串联的n条待测试地址线，n条待测试地址线属于同一图案类型；对m个所述待测试地址线组执行m次电阻测试，以实现每条待测试地址线的电阻测试，n和m均为大于1的正整数。2.如权利要求1所述的方法，其特征在于，所述方法包括以下中的至少一项：所述多条待测试地址线包括沿第一方向平行分布的多条位线，m＝2，其中，所述多条位线包括采用自对准双重图形技术或反向自对准双重图形技术形成的第一图案类型和第二图案类型，一个待测试地址线组中包括n条属于所述第一图案类型的位线，另一个待测试地址线组中包括n条属于所述第二图案类型的位线；多条待测试地址线包括沿第二方向平行分布的多条字线，m＝2，其中，所述多条字线包括采用自对准双重图形或反向自对准双重图案化形成的第一图案类型和第二图案类型，一个待测试地址线组中包括n条属于所述第一图案类型的字线，另一个待测试地址线组中包括n条属于所述第二图案类型的字线。3.如权利要求1所述的方法，其特征在于，所述方法包括以下中的至少一项：多条待测试地址线包括沿第一方向平行分布的多条位线，m＝4，其中，所述多条位线包括采用自对准四重图形技术或反向自对准四重图形技术形成的第一图案类型、第二图案类型、第三图案类型和第四图案类型，第一个待测试地址线组中包括n条属于所述第一图案类型的位线，第二个待测试地址线组中包括n条属于所述第二图案类型的位线，第三个待测试地址线组中包括n条属于所述第三图案类型的位线，第四个待测试地址线组中包括n条属于所述第四图案类型的位线；多条待测试地址线包括沿第二方向平行分布的多条字线，m＝4，其中，所述多条字线包括采用自对准四重图形技术或反向自对准四重图形技术化形成的第一图案类型、第二图案类型、第三图案类型和第四图案类型，第一个待测试地址线组中包括n条属于所述第一图案类型的字线，第二个待测试地址线组中包括n条属于所述第二图案类型的字线，第三个待测试地址线组中包括n条属于所述第三图案类型的字线，第四个待测试地址线组中包括n条属于所述第四图案类型的字线。4.如权利要求2或3所述的方法，其特征在于，所述方法包括以下中的至少一项：每条所述位线的两端分别包括第一接触孔和第二接触孔，同一所述位线的第一接触孔和第二接触孔电连接至第一金属层，属于同一图案类型的相邻位线的第一接触孔通过所述第一金属层实现电连接，属于同一图案类型的相邻位线的第二接触孔通过所述第一金属层实现电连...

【专利技术属性】
技术研发人员：赵文礼，蒋懿，冯道欢，廖昱程，胡敏锐，杨晨，肖德元，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：